【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]2020年6月16日在韩国知识产权局提交的题为“Semiconductor Device(半导体器件)”的韩国专利申请No.10
‑
2020
‑
0073052通过引用整体并入本文。
[0003]示例实施例涉及一种半导体器件。
技术介绍
[0004]为了提供更小的体积并处理更大容量的数据，半导体器件可以被形成为具有增加的集成密度。作为用于提高半导体器件的集成密度的一种方法，已经考虑了使用晶片结合方法将半导体结构彼此结合的半导体器件。
技术实现思路
[0005]实施例涉及一种半导体器件，包括：第一半导体结构，包括衬底和设置在所述衬底上的电路器件；以及第二半导体结构，连接到所述第一半导体结构并且在所述第一半导体结构上。所述第二半导体结构可以包括:第一存储器单元结构，包括在与所述衬底的上表面垂直的第一方向上堆叠并且彼此分隔开的第一栅电极、穿透所述第一栅电极的第一沟道结构、以及设置在所述第一沟道结构下方的第一位线...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：第一半导体结构，包括衬底和设置在所述衬底上的电路器件；以及第二半导体结构，连接到所述第一半导体结构并且在所述第一半导体结构上，其中，所述第二半导体结构包括：第一存储器单元结构，包括在与所述衬底的上表面垂直的第一方向上堆叠并且彼此分隔开的第一栅电极、穿透所述第一栅电极的第一沟道结构以及设置在所述第一沟道结构下方的第一位线；第二存储器单元结构，设置在所述第一存储器单元结构上方，并且包括在与所述衬底的所述上表面垂直的所述第一方向上堆叠并且彼此分隔开的第二栅电极、穿透所述第二栅电极的第二沟道结构以及设置在所述第二沟道结构上方的第二位线；以及源极导电层，设置在所述第一存储器单元结构和所述第二存储器单元结构之间，其中，所述第一沟道结构和所述第二沟道结构包括连接在所述第一沟道结构和所述第二沟道结构之间的沟道层，并且其中，所述源极导电层包围所述沟道层并且与所述沟道层接触。2.根据权利要求1所述的半导体器件，其中，所述源极导电层在所述第一沟道结构和所述第二沟道结构之间朝着所述第一沟道结构和所述第二沟道结构扩展，以使所述源极导电层具有增加的厚度。3.根据权利要求1所述的半导体器件，其中，所述源极导电层面对所述第一沟道结构的下表面的最大宽度小于所述源极导电层面对所述第二沟道结构的上表面的最大宽度。4.根据权利要求1所述的半导体器件，其中，所述第二半导体结构还包括：分别设置在所述源极导电层的上表面和下表面上的第一水平导电层和第二水平导电层。5.根据权利要求1所述的半导体器件，其中，所述第一沟道结构包括设置在下端上并且连接到所述第一位线的第一位线焊盘，并且所述第二沟道结构包括设置在上端上并且连接到所述第二位线的第二位线焊盘。6.根据权利要求1所述的半导体器件，其中，所述第一沟道结构还包括设置在所述沟道层和所述第一栅电极之间的第一栅极介电层，并且所述第二沟道结构还包括设置在所述沟道层和所述第二栅电极之间的第二栅极介电层，并且其中，所述第一栅极介电层和所述第二栅极介电层在所述第一沟道结构和所述第二沟道结构之间在所述第一方向上彼此分隔开。7.根据权利要求1所述的半导体器件，其中，所述第一沟道结构和所述第二沟道结构中的每一个具有倾斜的侧表面，以使所述第一沟道结构和所述第二沟道结构中的每一个具有朝着所述衬底增大的宽度。8.根据权利要求1所述的半导体器件，还包括：分离绝缘层，穿透所述第一栅电极和所述第二栅电极并且在一个方向上延伸。9.根据权利要求8所述的半导体器件，其中，所述分离绝缘层具有弯曲的部分，其中所述弯曲的部分的宽度在与所述源极导电层接触的区域中变化。10.根据权利要求1所述的半导体器件，其中，所述源极导电层具有从所述第一栅电极和所述第二栅电极的侧表面到外侧突出
的接触区域，并且其中，所述第二半导体结构还包括在所述接触区域中与所述源极导电层连接的源极接触插塞。11.根据权利要求1所述的半导体器件，其中，所述第二存储器单元结构还包括：支撑层，设置在所述第二栅电极上方和所述第二位线下方，并且包围所述第二沟道结构。12.根据权利要求1所述的半导体器件，其中，所述第一存储器单元结构和所述第二存储器单元结构分别具有第一焊盘区和第二焊盘区，在所述第一焊盘区和所述第二焊盘...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。