多基岛芯片封装结构制造技术

本实用新型专利技术提供了一种多基岛芯片封装结构，包括框架与M个第一目标裸片、M个第二目标裸片，所述框架包括M个基岛，所述第一目标裸片为NMOS或PMOS；不同第一目标裸片设于不同基岛，所述M个第一目标裸片为相同的裸片，所述M个第一目标裸片的中心沿第一方向依次分布，所述M个第一目标裸片相对于所述第一方向的偏转角度是相同的；不同第二目标裸片设于不同基岛，所述M个第二目标裸片为相同的裸片，所述M个第二目标裸片的中心沿第一方向依次分布，所述M个第二目标裸片相对于所述第一方向的偏转角度是相同的。角度是相同的。角度是相同的。

【技术实现步骤摘要】
多基岛芯片封装结构


[0001]本技术涉及芯片封装领域，尤其涉及一种多基岛芯片封装结构。

技术介绍

[0002]半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到的独立芯片进行封装的过程。封装过程为：来自晶片厂的晶圆通过切割工艺后被切割为小的晶片(Die)，然后将切割好的晶片用贴装到相应的基板的对应基岛上，再利用超细的金属(金、银、铜)导线将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead)，并构成所要求的电路；然后再对独立的晶片用注塑或环氧树脂的方式加以封装保护，塑封之后还要进行切筋，镀锡，包装。封装完成后进行成品测试(Test)和包装(Packing) 等工序，最后入库出货。
[0003]作为半导体封装框架具有多种分类，SOP(即Small Outline Package) 和QSOP(Quarter Small Outline Package)是表面贴装型封装框架的小部分代表性产品，被广泛使用。其中SOP按管脚数量比较常规地分为7L、8L， QSOP一般指管脚数较多的产品，比如24L。
[0004]现有技术中，每装片一次就需要固化一次，而固化需要时间比较久，使得芯片的生产周期太长，以8L规格的半导体封装方法为例，生产一批产品装片1次需要4小时，更换产品一次需要1小时，固化一次需要2.5 小时，故生产完装片和固化需要37.5小时。

技术实现思路

[0005]本技术提供一种多基岛芯片封装结构，以解决生产时间过长的问题。
[0006]本技术提供了一种多基岛封装结构，包括框架与M个第一目标裸片、M个第二目标裸片，所述框架包括M个基岛，所述第一目标裸片为NMOS 或PMOS；
[0007]不同第一目标裸片设于不同基岛，所述M个第一目标裸片为相同的裸片，所述M个第一目标裸片的中心沿第一方向依次分布，所述M个第一目标裸片相对于所述第一方向的偏转角度是相同的；
[0008]不同第二目标裸片设于不同基岛，所述M个第二目标裸片为相同的裸片，所述M个第二目标裸片的中心沿第一方向依次分布，所述M个第二目标裸片相对于所述第一方向的偏转角度是相同的。
[0009]可选的，所述多基岛封装结构还包括驱动芯片，所述驱动芯片连接所述 M个第一目标裸片与所述M个第二目标裸片的栅极。
[0010]可选的，所述驱动芯片同时设于对应的两个相邻的基岛之上。
[0011]可选的，所述多基岛封装结构包括多个引线和引脚，所述多个引线包括以下至少之一：
[0012]连接于所述第一目标裸片与对应引脚之间的第一引线；
[0013]连接于所述第二目标裸片与对应引脚之间的第二引线；
[0014]连接于所述第一目标裸片之间的第三引线；
[0015]连接于所述第二目标裸片之间的第四引线。
[0016]可选的，所述第一引线、所述第二引线、所述第三引线和所述第四引线为铜线。
[0017]可选的，所述第一引线、所述第二引线、所述第三引线和所述第四引线为直径为22～27μm的铜线。
[0018]可选的，所述多基岛封装结构包括多个引线和引脚，所述多个引线包括以下至少之一：
[0019]连接于所述驱动芯片与所述第一目标裸片之间的第五引线；
[0020]连接于所述驱动芯片与所述第二目标裸片之间的第六引线；
[0021]连接于所述驱动芯片与对应引脚之间的第七引线；
[0022]连接于所述驱动芯片与对应基岛之间的第八引线。
[0023]可选的，所述第五引线、所述第六引线、所述第七引线和所述第八引线为合金线。
[0024]可选的，所述第五引线、所述第六引线、所述第七引线和所述第八引线为直径为22～27μm的合金线。
[0025]可选的，所述第一目标裸片为PMOS，所述第二目标裸片为NMOS。
[0026]本技术提供了一种多基岛芯片封装结构，通过设置第一目标裸片相对于第一方向的偏转角度，以及第二目标裸片相对于第一方向的偏转角度，实现固化次数的减少，进而缩短多基岛芯片封装结构的生产时间。
[0027]本技术的可选方案中，采用合金材质的第五引线、第六引线、第七引线和第八引线，进而改善因为芯片之间虚焊导致的焊线良率不高。
附图说明
[0028]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0029]图1是本技术一实施例中多基岛芯片封装结构的构造图；
[0030]图2是本技术一实施例中双基岛五芯片封装结构的示意图；
[0031]图3是本技术一实施例中封装方法的流程示意图一；
[0032]图4是本技术一实施例中封装方法的流程示意图二；
[0033]图5是本技术一实施例中封装方法的流程示意图三；
[0034]图6是本技术一实施例中封装方法的流程示意图四；
[0035]图7是本技术一实施例中封装方法的流程示意图五；
[0036]附图标记：
[0037]1‑
框架；
[0038]2‑
基岛；
[0039]3‑
第一目标裸片；
[0040]31
‑
第一目标裸片的栅极；
[0041]4‑
第二目标裸片；
[0042]41
‑
第二目标裸片的栅极；
[0043]5‑
驱动芯片；
[0044]6‑
引脚；
[0045]71
‑
第一引线；
[0046]72
‑
第二引线；
[0047]73
‑
第三引线；
[0048]75
‑
第五引线；
[0049]76
‑
第六引线；
[0050]77
‑
第七引线；
[0051]78
‑
第八引线。
具体实施方式
[0052]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0053]在本技术说明书的描述中，需要理解的是，术语“上部”、“下部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多基岛芯片封装结构，其特征在于，包括框架与M个第一目标裸片、M个第二目标裸片，所述框架包括M个基岛，所述第一目标裸片为NMOS或PMOS；不同第一目标裸片设于不同基岛，所述M个第一目标裸片为相同的裸片，所述M个第一目标裸片的中心沿第一方向依次分布，所述M个第一目标裸片相对于所述第一方向的偏转角度是相同的；不同第二目标裸片设于不同基岛，所述M个第二目标裸片为相同的裸片，所述M个第二目标裸片的中心沿第一方向依次分布，所述M个第二目标裸片相对于所述第一方向的偏转角度是相同的。2.根据权利要求1所述的多基岛芯片封装结构，其特征在于，还包括驱动芯片，所述驱动芯片连接所述M个第一目标裸片与所述M个第二目标裸片的栅极。3.根据权利要求2所述的多基岛芯片封装结构，其特征在于，所述驱动芯片同时设于对应的两个相邻的基岛之上。4.根据权利要求2所述的多基岛芯片封装结构，其特征在于，包括多个引线和引脚，所述多个引线包括以下至少之一：连接于所述第一目标裸片与对应引脚之间的第一引线；连接于所述第二目标裸片与对应引脚之间的第二引线；连接于所述第一目标裸片之间的第三引线；连接于所述第二目...

【专利技术属性】
技术研发人员：汪金，张超，
申请(专利权)人：华源智信半导体深圳有限公司，
类型：新型
国别省市：