半导体装置和其形成方法制造方法及图纸

本公开涉及半导体装置和其形成方法。一种半导体装置包含半导体衬底；和多层级布线结构，其处于所述半导体衬底上，所述多层级布线结构至少包含处于所述半导体衬底上方的中间金属层和处于所述中间金属层上方的最上部金属层，且所述多层级布线结构划分成主电路部分和环绕所述主电路部分的切划部分；其中所述多层级布线层的所述切划部分至少包含所述中间金属层中暴露的金属衬垫。金属层中暴露的金属衬垫。金属层中暴露的金属衬垫。

【技术实现步骤摘要】
半导体装置和其形成方法


[0001]本公开涉及半导体装置和其形成方法。

技术介绍

[0002]举例来说，在例如动态随机存取存储器(下文称为DRAM)的半导体装置中，在一些情况下设置处于金属互连件之间的具有低介电常数的低k绝缘膜以减小互连件之间的电容并且达成电路的高速操作。举例来说，SiOC和SiCN用作具有低介电常数的膜。在以下描述中，这些具有低介电常数的膜被称为低k绝缘膜。低k绝缘膜与氧化硅膜和氮化硅膜相比具有较低粘附性，且所述材料还易碎。出于这些原因，当分切(dice)上面形成有例如DRAM的半导体元件的半导体晶片以将半导体元件分隔成个别半导体芯片时，分切引起的裂纹有时在低k绝缘膜和膜界面(SiO2/SiOC、SiOC/SiCN、SiCN/SiO2)中传播并且到达半导体装置的主电路部分，进而减小半导体装置的良率。

技术实现思路

[0003]在一个方面中，本公开涉及一种半导体装置，其包括：半导体衬底；和多层级布线结构，其处于所述半导体衬底上，所述多层级布线结构至少包含处于所述半导体衬底上方的中间金属层和处于所述中间金属层上方的最上部金属层，且所述多层级布线结构划分成主电路部分和环绕所述主电路部分的切划部分；其中所述多层级布线层的所述切划部分至少包含所述中间金属层中暴露的金属衬垫。
[0004]在另一方面中，本公开涉及一种半导体装置，其包括：半导体衬底，其具有包含第一部分和第二部分的主表面；低k绝缘膜，其覆盖所述半导体衬底的主表面的所述第一部分和所述第二部分；和第一绝缘层，其覆盖所述半导体衬底的所述主表面的所述第一和第二部分的所述低k绝缘膜；其中所述第一部分的所述第一绝缘层具有第一厚度，且所述第二部分的所述第二绝缘层具有第二厚度。
[0005]在又一方面中，本公开涉及一种方法，其包括：在具有第一、第二和第三区的半导体衬底上方形成绝缘膜；在所述绝缘膜上形成光致抗蚀剂；和使用光掩模图案化所述光致抗蚀剂，所述光掩模具有第一透射率的第一部分、第二透射率的第二部分以及覆盖有遮蔽材料的第三部分，以使得所述光致抗蚀剂的剩余厚度在对应于所述光掩模的所述第一、第二和第三部分的所述第一、第二和第三区当中变得不同。
附图说明
[0006]图1是说明根据实施例的半导体装置的布局的示意性配置的一个实例的平面视图。
[0007]图2是说明根据实施例的半导体装置的示意性配置的一个实例的平面视图。
[0008]图3是说明根据实施例的半导体装置的切划部分的示意性配置的一个实例的平面视图，并且是图1中的区P的放大视图。
[0009]图4A和4B是说明根据第一实施例的半导体装置的切划部分的示意性配置的一个实例的图式。图4A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图4B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面。另外，图4A和4B是说明根据第一实施例的形成半导体装置的方法的纵截面，并且是说明在图11A和11B之后的步骤的一个实例的图式。
[0010]图5A是说明根据实施例的半导体装置的存储器单元区的示意性配置的一个实例的纵截面。图5B是说明根据实施例的半导体装置的外围电路部分的示意性配置的一个实例的纵截面。
[0011]图6A和6B是说明根据第一实施例的形成半导体装置的方法的中间步骤的一个实例的纵截面。图6A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图6B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面。
[0012]图7A和7B是说明根据第一实施例的形成半导体装置的方法的中间步骤的一个实例的纵截面。图7A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图7B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面。图7A和7B是说明在图6A和6B之后的步骤的一个实例的图式。
[0013]图8是说明用于图7A和7B中说明的步骤中的光掩模的示意性配置的放大部分平面视图。图8A、8B、8C和8D是说明光掩模的示意性配置的部分纵截面。图8E是说明图8D中所说明的光掩模的部分的示意性配置的平面视图。
[0014]图9A和9B是说明根据第一实施例的形成半导体装置的方法的中间步骤的一个实例的纵截面。图9A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图9B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面。图9A和9B是说明在图8A和8B之后的步骤的一个实例的图式。
[0015]图10A和10B是说明根据第一实施例的形成半导体装置的方法的中间步骤的一个实例的纵截面。图10A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图10B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面。图10A和10B是说明在图9A和9B之后的步骤的一个实例的图式。
[0016]图11A和11B是说明根据第一实施例的形成半导体装置的方法的中间步骤的一个实例的纵截面。图11A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图11B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面。图11A和11B是说明在图10A和10B之后的步骤的一个实例的图式。
[0017]图12A和12B是说明根据第二实施例的半导体装置的切划部分的示意性配置的一个实例的图式。图12A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图12B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面。另外，图12A和12B是说明根据第二实施例的形成半导体装置的方法的纵截面，并且是说明在图15A和15B之后的步骤的一个实例的图式。
[0018]图13A和13B是说明根据第二实施例的形成半导体装置的方法的中间步骤的一个实例的纵截面。图13A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图13B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面。图13A和13B是说明在图6A和6B之后的步骤的一个实例的图式。
[0019]图14A和14B是说明根据第二实施例的半导体装置的切划部分的示意性配置的一个实例的图式。图14A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图14B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面。图14A和14B是说明在图13A和13B之后的步骤的一个实例的图式。
[0020]图15A和15B是说明根据第二实施例的半导体装置的切划部分的示意性配置的一个实例的图式。图15A是说明沿着图3中的线S
‑
S的部分的示意性配置的纵截面，且图15B是说明沿着图3中的线T
‑
T的部分的示意性配置的纵截面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其包括：半导体衬底；和多层级布线结构，其处于所述半导体衬底上，所述多层级布线结构至少包含处于所述半导体衬底上方的中间金属层和处于所述中间金属层上方的最上部金属层，且所述多层级布线结构划分成主电路部分和环绕所述主电路部分的切划部分；其中所述多层级布线层的所述切划部分至少包含所述中间金属层中暴露的金属衬垫。2.根据权利要求1所述的半导体装置，其另外包括在所述切划部分中处于所述金属衬垫和所述主电路部分之间的沟槽。3.根据权利要求2所述的半导体装置，其另外包括处于所述中间金属层的至少一些层之间的低k绝缘膜；和其中所述沟槽至少穿入所述低k绝缘膜。4.根据权利要求1所述的半导体装置，其中所述金属衬垫包含在所述中间金属层的最上部层中。5.根据权利要求1所述的半导体装置，其中所述中间金属层的至少一个层包括铜。6.根据权利要求1所述的半导体装置，其另外包括沿着与所述切划部分的边界布置于所述主电路部分中并且包含所述中间金属层和所述最上部金属层的堆叠结构。7.根据权利要求2所述的半导体装置，其另外包括覆盖所述切划部分和所述主电路部分上方的所述低k绝缘膜的绝缘膜；且其中所述切划部分的所述绝缘膜的厚度小于所述主电路部分的所述绝缘膜的厚度。8.根据权利要求7所述的半导体装置，其中所述最上部金属层处于所述主电路部分的所述绝缘膜上方。9.一种半导体装置，其包括：半导体衬底，其具有包含第一部分和第二部分的主表面；低k绝缘膜，其覆盖所述半导体衬底的主表面的所述第一部分和所述第二部分；和第一绝缘层，其覆盖所述半导体衬底的所述主表面的所述第一和第二部分的所述低k绝缘膜；其中所述第一部分的所述第一绝缘层具有第一厚度，且所述第二部分的所述第二绝缘层具有第二厚度。10.根据权利要求9所述的半导体装置，其另外包括包含在所述半导体衬底的所述主表面中的切划部分和主电路部分；其中所述第一部分包含所述主电路部分的至少一部分；其中所述第二部分包含所述切划部分的至少一部分；且其中所述第一绝缘层的所述第一厚度大于所述第二绝缘层的所述第二厚度。11.根据权利要求10所述的半导体装置，其另外包括在所述切划部分...

【专利技术属性】
技术研发人员：杉冈繁，山口秀范，川北惠三，徐邦宁，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：