形成存储器单元的方法以及集成电路技术

本发明专利技术的各种实施例涉及形成存储器单元的方法。在一些实施例中，将存储器膜沉积在衬底上方，该存储器膜包括底部电极层、顶部电极层以及在顶部电极层与底部电极层之间的数据存储膜。在存储器膜上方沉积硬掩模膜，该硬掩模膜包括导电硬掩模层。图案化顶部电极层和硬掩模膜，以分别形成顶部电极和位于顶部电极上方的硬掩模。执行剪切工艺以减小硬掩模的侧壁与硬掩模的底面之间的侧壁角度。在剪切工艺后，在硬掩模就位的情况下将蚀刻执行到数据存储膜内，以形成位于顶部电极下方的数据存储结构。本发明专利技术的实施例还涉及一种集成电路。本发明专利技术的实施例还涉及一种集成电路。本发明专利技术的实施例还涉及一种集成电路。

【技术实现步骤摘要】
形成存储器单元的方法以及集成电路


[0001]本专利技术的实施例涉及形成存储器单元的方法以及集成电路。

技术介绍

[0002]许多现代电子器件都包括电子存储器。电子存储器可能是易失性存储器或非易失性存储器。非易失性存储器能够在没有电源的情况下存储数据，而易失性存储器则不能。由于其相对简单的结构且与互补金属氧化物半导体(CMOS)制造工艺兼容，磁阻随机存取存储器(MRAM)和电阻随机存取存储器(RRAM)是下一代非易失性存储器的有力候选者。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种形成存储器单元的方法，方法包括：在衬底上方沉积存储器膜，其中，存储器膜包括底部电极层、顶部电极层以及位于顶部电极层与底部电极层之间的数据存储膜；在存储器膜上方沉积硬掩模膜；图案化顶部电极层和硬掩模膜，以分别形成顶部电极和位于顶部电极上方的硬掩模；执行剪切工艺以减小硬掩模的侧壁与硬掩模的底面之间的侧壁角度；以及在剪切工艺后，在硬掩模就位的情况下将蚀刻执行到数据存储膜内，以形成位于顶部电极下方的数据存储结构。<br/>[0004]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成存储器单元的方法，所述方法包括：在衬底上方沉积存储器膜，其中，所述存储器膜包括底部电极层、顶部电极层以及位于所述顶部电极层与所述底部电极层之间的数据存储膜；在所述存储器膜上方沉积硬掩模膜；图案化所述顶部电极层和所述硬掩模膜，以分别形成顶部电极和位于所述顶部电极上方的硬掩模；执行剪切工艺以减小所述硬掩模的侧壁与所述硬掩模的底面之间的侧壁角度；以及在所述剪切工艺后，在所述硬掩模就位的情况下将蚀刻执行到所述数据存储膜内，以形成位于所述顶部电极下方的数据存储结构。2.根据权利要求1所述的方法，其中，所述侧壁角度在所述剪切工艺前大于约85度，而在所述剪切工艺后小于约82度。3.根据权利要求1所述的方法，其中，所述剪切工艺包括离子束蚀刻(IBE)。4.根据权利要求1所述的方法，其中，所述剪切工艺包括用在一个方向上加速的离子轰击所述侧壁，其中，所述方向相对于正交于所述硬掩模的所述底面的轴成离子角度，并且其中，所述离子角度为约35
‑
90度。5.根据权利要求1所述的方法，其中，所述剪切工艺包括用离子轰击所述侧壁约60
‑
80秒。6.根据权利要求1所述的方法，其中，所述剪切工艺包括由惰性气体产生等离子体以及由所述等离子体向所述硬掩模的所述侧壁加速离子。7.根据权利要求1所述的方...

【专利技术属性】
技术研发人员：柯闵咏，徐晨祐，吴常明，刘世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：