本公开涉及驱动器辅助ESD保护装置和方法。模拟前端(AFE)驱动器或发送器用于输入输出(IO)引脚的ESD保护，从而减少ESD二极管的数量，并随后降低焊盘电容，以在如双数据速率(DDR)IO、PCI快速(外围组件互连快速)等的IO电路中实现高性能。构成AFE驱动器的有源器件的通道用于连接IO焊盘以将ESD电流放电到接地，从而提供ESD电流的替代路径，并随后减少ESD二极管的数量。附加的p型器件(驱动器路径使能器(DPE))被耦合在IO焊盘和AFE驱动器的栅极端子之间。这种附加的p型器件触发AFE驱动器的通道。这种p型器件由基于RC的结构控制，当功率增加时，该基于RC的结构在常规操作期间切断p型器件。器件。器件。
【技术实现步骤摘要】
驱动器辅助ESD保护装置和方法
[0001]本公开涉及驱动器辅助ESD保护装置和方法。
技术介绍
[0002]驱动器的用于静电放电(ESD)保护的寄生二极管在先进工艺技术节点中可能不再有效。ESD二极管在面积、功率和焊盘电容等方面增加了IO的许多成本，对高速节点来说是一个更大的挑战。
技术实现思路
[0003]根据本公开的一个方面，提供了一种用于保护免受ESD的装置，所述装置包括：IO焊盘；驱动器，耦合到所述IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及电路，用于在所述IO焊盘上发生ESD事件时，导通所述驱动器的所述p型器件或所述n型器件之一。
[0004]根据本公开的另一方面，提供了一种用于保护免受ESD的装置，所述装置包括：IO焊盘；驱动器，耦合到所述IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及电路，包括：第一p型器件，耦合到所述驱动器的所述p型器件；以及第二p型器件，耦合到所述驱动器的所述n型器件，其中，所述第一p型器件和所述第二p型器件的栅极端子能由ESD事件控制。
[0005]根据本公开的又一方面，提供了一种系统，包括：存储器；处理器，耦合到所述存储器；以及无线接口，通信地耦合到所述处理器，其中，所述处理器包括根据本公开实施例所述的装置。
[0006]根据本公开的又一方面，提供了一种用于保护免受ESD的方法，所述方法包括：将驱动器耦合到IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及在所述IO焊盘上发生ESD事件时，导通所述驱动器的所述p型器件或所述n型器件之一。
[0007]根据本公开的又一方面，提供了一种在其上存储有机器可读指令的机器可读存储介质，所述机器可读指令在被执行时使一个或多个机器执行根据本公开实施例所述的方法。
附图说明
[0008]从下面给出的详细描述和本公开的各种实施例的附图将更全面地理解本公开的实施例，然而，这些附图不应被视为将本公开局限于特定实施例，而是仅用于说明和理解。
[0009]图1示出了根据一些实施例的驱动器辅助ESD装置的高级架构。
[0010]图2示出了根据一些实施例的驱动器辅助ESD装置的电路级架构。
[0011]图3示出了根据一些实施例的驱动器辅助ESD装置的电路级架构。
[0012]图4示出了根据各种实施例的具有驱动器辅助ESD装置的智能设备或计算机系统
或SoC(片上系统)。
具体实施方式
[0013]一些实施例使用模拟前端(AFE)驱动器或发送器来对输入输出(IO)管脚进行ESD保护，从而减少ESD二极管的数量并随后降低焊盘电容，以在如双数据速率(DDR)IO、PCI快速(外围组件互连快速)等的IO电路中实现高性能。一些实施例利用构成连接到IO焊盘的AFE驱动器的有源器件的通道来将ESD电流放电到接地，从而提供ESD电流的替代路径并随后减少ESD二极管的数量。一些实施例提供了耦合在IO焊盘和AFE驱动器的栅极端子之间的附加p型器件(驱动器路径使能器(DPE))。这种附加的p型器件触发AFE驱动器的通道。这种p型器件由基于RC的结构控制，当功率增加时，该基于RC的结构在常规操作期间切断p型器件。
[0014]在一些实施例中，驱动器辅助ESD保护装置包括：IO焊盘；驱动器，耦合到IO焊盘，其中驱动器包括p型器件和与p型器件串联耦合的n型器件；以及电路(DPE电路)，用于在IO焊盘上发生ESD事件时导通驱动器的p型器件或n型器件之一。在一些实施例中，电路在ESD事件结束时关断p型器件或n型器件之一。在一些实施例中，电路在ESD事件结束时关断p型器件或n型器件两者。在一些实施例中，该装置包括定时器电路(例如，RC定时器)，以确定在IO焊盘上发生ESD事件时，该电路导通p型器件或n型器件之一的持续时间。在一些实施例中，DPE电路包括第一p型器件和第二p型器件，其中第一p型器件耦合到驱动器的p型器件，其中第二p型器件耦合到驱动器的n型器件。在一些实施例中，第一p型器件和第二p型器件的栅极端子耦合到定时器电路的输出。在一些实施例中，第一p型器件和第二p型器件的漏极端子被耦合。在一些实施例中，第一p型器件的源极端子耦合到驱动器的p型器件的栅极。在一些实施例中，第二p型器件的源极端子耦合到驱动器的n型器件的栅极。在一些实施例中，该装置包括箝位电路，耦合到定时器电路的输出以保护电源不受ESD事件的影响而颠簸。在一些实施例中，该装置包括前置驱动器(predriver)，耦合到电路和驱动器。
[0015]各种实施例有许多技术效果。例如，实施例降低了IO焊盘的电容，从而使IO能够在不消耗更多功率的情况下以更高的速度或更高的时序裕度运行。这样，节省了二极管和I/O面积。这些实施例与使用栅极全环绕场效应晶体管(FET)的先进技术工艺节点兼容，在这些先进技术工艺节点中，寄生二极管的益处可能丢失而导致高速IP使用增加产品成本的电感器。各种实施例中的实施例使得零ESD二极管能够处于如高带宽存储器IO(HBMIO)的管芯到管芯(Die-to-Die)IO中。其他技术效果将从各种实施例和附图中显而易见。
[0016]在下面的描述中，讨论许多细节以提供对本公开的实施例的更彻底的说明。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，为了避免混淆本公开的实施例，以框图形式而不是详细地示出公知结构和设备。
[0017]注意，在实施例的相应附图中，信号用线表示。一些线可能更粗，以指示更多的组成信号路径，和/或在一个或多个末端具有箭头，以指示主要信息流方向。此类指示并非旨在限制。相反，线结合一个或多个示例性实施例使用以便于更容易地理解电路或逻辑单元。任何表示的信号(如设计需求或偏好所指示的)实际上可以包括一个或多个可以沿任一方向传播的信号，并且可以利用任何适当类型的信号方案来实现。
[0018]在本说明书和权利要求中，术语“连接”是指没有任何中间设备的直接连接，诸如所连接的事物之间的电气、机械或磁性连接。
[0019]术语“耦合”是指直接或间接连接，诸如所连接的事物之间的直接电气、机械或磁性连接、或通过一个或多个无源或有源中间设备的间接连接。
[0020]这里的术语“相邻”一般是指一个事物紧挨着(例如，紧靠或靠近它们之间的一个或多个事物)或相邻另一个事物(例如，邻接)。
[0021]术语“电路”或“模块”可以指布置成彼此协作以提供所需功能的一个或多个无源和/或有源部件。
[0022]术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”、“一个”和“该”的含义包括复数参考。“在
……
中”的含义包括“在
……
中”和“在
……
上”。
[0023]这里的术语“模拟信号”一般是指任何这样的连续信号：该信号的时变特性(变量)是某个其他本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于保护免受ESD的装置，所述装置包括：IO焊盘；驱动器，耦合到所述IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及电路，用于在所述IO焊盘上发生ESD事件时，导通所述驱动器的所述p型器件或所述n型器件之一。2.根据权利要求1所述的装置，其中，所述电路在所述ESD事件结束时，关断所述p型器件或所述n型器件之一。3.根据权利要求1所述的装置，包括定时器电路，用于确定在所述IO焊盘上发生所述ESD事件时，所述电路导通所述p型器件或所述n型器件之一的持续时间。4.根据权利要求3所述的装置，其中，所述电路包括第一p型器件和第二p型器件，其中，所述第一p型器件耦合到所述驱动器的所述p型器件，其中，所述第二p型器件耦合到所述驱动器的所述n型器件。5.根据权利要求4所述的装置，其中，所述第一p型器件和所述第二p型器件的栅极端子耦合到所述定时器电路的输出。6.根据权利要求4所述的装置，其中，所述第一p型器件和所述第二p型器件的漏极端子被耦合，并进一步耦合到所述IO焊盘。7.根据权利要求4所述的装置，其中，所述第一p型器件的源极端子耦合到所述驱动器的所述p型器件的栅极。8.根据权利要求4所述的装置，其中，所述第二p型器件的源极端子耦合到所述驱动器的所述n型器件的栅极。9.根据权利要求3所述的装置，包括箝位电路，耦合到所述定时器电路的输出。10.根据权利要求1至9中任一项所述的装置，包括前置驱动器，耦合到所述电路和所述驱动器。11.一种用于保护免受ESD的装置，所述装置包括：IO焊盘；驱动器，耦合到所述IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及电路，包括：第一p型器件，耦合到所述驱动器的所述p型器件；以及第二p型器件，耦合到所述驱动器的所述n型器件，其中，所述第一p型器件和所述第二p型器件的栅极端子能由ESD事件控制。12....
【专利技术属性】
技术研发人员：拉吉，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。