低压差分信号驱动器制造技术

一种低压差分驱动器包括配置为在第一输出节点和第二输出节点之间提供输出的输出驱动器。输出驱动器包括电流源、第一分支和第二分支。电流源配置为提供源电流。电流源与连接在上节点和下节点之间的第一分支和第二分支的并联连接相连。第一分支包括第一开关、第二开关、以及其间的第一输出节点。与第一分支并联的第二分支包括第三开关、第四开关、以及其间的第二输出节点。第一开关和第二开关分别由第一开关电路和第二开关电路控制，第一开关电路和第二开关电路组成第一驱动器。第三开关和第四开关分别由第三开关电路和第四开关电路控制，第三开关电路和第四开关电路组成第二驱动器。第一至第四开关电路的每一个连接在上节点和下节点之间。点和下节点之间。点和下节点之间。

【技术实现步骤摘要】
低压差分信号驱动器


[0001]本专利技术涉及低压差分信号(Low Voltage Differential Signaling，LVDS)驱动器。

技术介绍

[0002]低压差分信号LVDS传输具有低电压、低功耗、抗噪声的优点。图1显示LVDS传输系统的电路图。LVDS传输系统100包括驱动器102和接收器104。驱动器102包括电流源106、以及第一至第四晶体管108、110、112、114。电流源106提供电流，根据TIA-EIA0-644-A-2001标准，该电流优选地是3.5mA。第一晶体管108和第二晶体管110串联连接在电流源106和地之间。第三晶体管112和第四晶体管114串联连接在电流源106和地之间。
[0003]第一晶体管108和第四晶体管114响应于施加到它们的栅极(控制)端的第一输入信号而导通。第二晶体管110和第三晶体管114响应于施加到它们的栅极(控制)端的第二输入信号而导通。驱动器102在第一晶体管108和第二晶体管110之间的第一节点116以及第三晶体管112和第四晶体管114之间的第二节点118上提供输出信号。
[0004]接收器104包括终端电阻120和比较器122。比较器122具有负输入端和正输入端，负输入端和正输入端各耦接到驱动器102的第一节点116和第二节点118中的对应一个。电阻120耦接在比较器122的负输入端和正输入端之间。电阻120具有优选为100欧姆的电阻值。比较器122配置为具有高直流输入阻抗，从而自驱动器102传输而来的输出信号的电流主要流经终端电阻120，并导致在比较器122的输入端上的电压差。如所述地，该电压差大约为350mV。
[0005]随着驱动器102的输出信号的电流极性因第一至第四晶体管108至114的开关而改变，比较器122的输入端上的电压差的极性翻转，以导致比较器122的输出的逻辑状态改变。
[0006]LVDS传输使得关于信号的处理聚集于比较器122的输入端上的电压差，例如在本例中的350mV。据此，LVDS传输具有高功效且可靠。随着制造晶体管的关键尺寸(Critical Dimension，CD)降低至14纳米进而7纳米，供电电压降低至1.8V或更低。以上为晶体管符合LVDS的要求带来挑战。

技术实现思路

[0007]本
技术实现思路
被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本
技术实现思路
并不意欲确定权利要求中内容的关键或必要特征，亦不意欲使其限制权利要求的范围。
[0008]根据一种实施方式，一种低压差分驱动器包括：
[0009]输出驱动器，配置为在第一输出节点和第二输出节点之间提供输出，其中输出驱动器包括：
[0010]电流源，配置为提供源电流，及与连接在上节点和下节点之间的第一分支和第二分支的并联连接相连；
[0011]第一分支包括第一开关、第二开关、以及其间的第一输出节点；以及
[0012]与第一分支并联的第二分支，第二分支包括第三开关、第四开关、以及其间的第二输出节点；其中
[0013]第一开关和第二开关分别由第一开关电路和第二开关电路控制，第一开关电路和第二开关电路组成第一驱动器；
[0014]第三开关和第四开关分别由第三开关电路和第四开关电路控制，第三开关电路和第四开关电路组成第二驱动器；以及其中
[0015]第一至第四开关电路的每一个连接在上节点和下节点之间。
[0016]在一个或多个实施方式中：
[0017]第一分支进一步包括连接在第一开关和第二开关之间的第一压降元件；
[0018]第二分支进一步包括连接在第三开关和第四开关之间的第二压降元件。
[0019]在一个或多个实施方式中，第一压降元件和第二压降元件各是连接为二极管的PMOS晶体管。
[0020]在一个或多个实施方式中，输出驱动器进一步包括终端电阻，终端电阻连接在第一输出节点和第二输出节点之间。
[0021]在一个或多个实施方式中，第一驱动器的第一开关电路包括：
[0022]第一PMOS晶体管，具有源极端、栅极端、以及漏极端；第一PMOS晶体管的源极端连接到上节点，第一PMOS晶体管的栅极端被连接来接收输入信号，第一PMOS晶体管的漏极端连接到第一开关的控制端；
[0023]第一NMOS晶体管，具有漏极端、栅极端、以及源极端；第一NMOS晶体管的漏极端连接到第一PMOS晶体管的漏极端，第一NMOS晶体管的栅极端连接到第一PMOS晶体管的栅极端以及接收输入信号，第一NMOS晶体管的源极端连接到低节点；以及
[0024]连接为二极管的电路，运行为接收输入信号的反信号，以及向第一开关提供第一开关信号。
[0025]在一个或多个实施方式中，连接为二极管的电路包括：
[0026]第二PMOS晶体管，具有栅极端、源极端、以及漏极端，第二PMOS晶体管的栅极端被连接来接收输入信号的反信号，第二PMOS晶体管的源极端连接到上节点；
[0027]第二NMOS晶体管，具有栅极端、漏极端、以及源极端，第二NMOS晶体管的栅极端连接到第二PMOS晶体管的栅极端以及接收输入信号的反信号，第二NMOS晶体管的漏极端连接到第二PMOS晶体管的漏极端，第二NMOS晶体管的源极端连接到第一开关的控制端；以及
[0028]第三PMOS晶体管，具有栅极端、源极端、以及漏极端，第三PMOS晶体管的栅极端连接到第二PMOS晶体管和第二NMOS晶体管的漏极端，第三PMOS晶体管的源极端连接到上节点，第三PMOS晶体管的漏极端连接到第一开关的控制端。
[0029]在一个或多个实施方式中，第一驱动器的第二开关电路包括：
[0030]第一PMOS晶体管，具有源极端、栅极端、以及漏极端，第一PMOS晶体管的源极端连接到上节点，第一PMOS晶体管的栅极端被连接来接收输入信号，第一PMOS晶体管的漏极连接到第二开关的控制端；
[0031]第一NMOS晶体管，具有漏极端、栅极端、以及源极端，第一NMOS晶体管的漏极端连接到第一PMOS晶体管的漏极端，第一NMOS晶体管的栅极端被连接来接收输入信号，第一
NMOS晶体管的源极端连接到低节点；以及
[0032]连接为二极管的电路，运行为接收输入信号的反信号，以及向第二开关提供第二开关信号。
[0033]在一个或多个实施方式中，连接为二极管的电路包括：
[0034]第二PMOS晶体管，具有栅极端、源极端、以及漏极端，第二PMOS晶体管的栅极端被连接来接收输入信号的反信号，第二PMOS晶体管的源极端连接到第二开关的控制端；
[0035]第二NMOS晶体管，具有栅极端、漏极端、以及源极端，第二NMOS晶体管的栅极端连接到第二PMOS晶体管的栅极端以及接收输入信号的反信号，第二NMOS晶体管的漏极端连接到第二PMOS晶体管的漏极端，第二NMOS晶体管的源极端连接到低节点；以及
[0036]第三NMOS晶体管，具有栅极端、源极端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低压差分驱动器，其特征在于，包括：输出驱动器，配置为在第一输出节点和第二输出节点之间提供输出，其中输出驱动器包括：电流源，配置为提供源电流，及与连接在上节点和下节点之间的第一分支和第二分支的并联连接相连；第一分支包括第一开关、第二开关、以及其间的第一输出节点；以及与第一分支并联的第二分支，第二分支包括第三开关、第四开关、以及其间的第二输出节点；其中第一开关和第二开关分别由第一开关电路和第二开关电路控制，第一开关电路和第二开关电路组成第一驱动器；第三开关和第四开关分别由第三开关电路和第四开关电路控制，第三开关电路和第四开关电路组成第二驱动器；以及其中第一至第四开关电路的每一个连接在上节点和下节点之间。2.根据权利要求1所述的驱动器，其特征在于：第一分支进一步包括连接在第一开关和第二开关之间的第一压降元件；第二分支进一步包括连接在第三开关和第四开关之间的第二压降元件。3.根据权利要求1所述的驱动器，其特征在于：输出驱动器进一步包括终端电阻，终端电阻连接在第一输出节点和第二输出节点之间。4.根据权利要求1所述的驱动器，其特征在于，第一驱动器的第一开关电路包括：第一PMOS晶体管，具有源极端、栅极端、以及漏极端；第一PMOS晶体管的源极端连接到上节点，第一PMOS晶体管的栅极端被连接来接收输入信号，第一PMOS晶体管的漏极端连接到第一开关的控制端；第一NMOS晶体管，具有漏极端、栅极端、以及源极端；第一NMOS晶体管的漏极端连接到第一PMOS晶体管的漏极端，第一NMOS晶体管的栅极端连接到第一PMOS晶体管的栅极端以及接收输入信号，第一NMOS晶体管的源极端连接到低节点；以及连接为二极管的电路，运行为接收输入信号的反信号，以及向第一开关提供第一开关信号。5.根据权利要求1所述的驱动器，其特征在于，第一驱动器的第二开关电路包括：第一PMOS晶体管，具有源极端、栅极端、以及漏极端，第一PMOS晶体管的源极端连接到上节点，第一PMOS晶体管的栅极端被连接来接收输入信号，第一PMOS晶体管的漏极连接到第二开关的控制端；第一NMOS晶体管，具有漏极端、栅极端、以及源极端，第一NMOS晶体管的漏极端连接到第一PMOS晶体管的漏极端，第一NMOS晶体管的栅极端被连接来接收输入信号，第一NMOS晶体管的源极端连接到低节点；以及连接为二极管的电路，运行为接收输入信号的反信号，以及向第二开关提供第二开关信号。6.根据权利要求1所述的驱动器，其特征在于，第二驱动器的第三开关电路包括：第一PMOS晶体管，具有源极端、栅极端、以及漏极端，第一PMOS晶体管的源极端连接到上节点，第一P...

【专利技术属性】
技术研发人员：梁永勤，田磊，吴晓闻，张菁健，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：