【技术实现步骤摘要】
阻抗校正电路
[0001]本专利技术涉及一种电路，尤其涉及一种阻抗校正电路。
技术介绍
[0002]传统技术中在进行存储器的阻抗校正(例如ZQ校正)时，存储器仅能利用有限的周期进行校正，以将存储器的内部阻抗值校正至接近预设阻抗，但在有限的周期中进行校正下，校正的结果通常精度不足且阻抗值具有相当大的误差，进而产生存储器装置中的内部阻抗为不符合规格的情况。
技术实现思路
[0003]本专利技术是针对一种一种阻抗校正电路，针对存储器装置进行阻抗校正。
[0004]根据本专利技术的实施例，阻抗校正电路包括第一校正电路、第二校正电路、开关电路及控制电路。第一校正电路适于通过接垫耦接外接电阻，且依据第一控制信号产生第一电压。第二校正电路依据第一控制信号、第二控制信号及第三控制信号产生第二电压及第三电压。开关电路耦接第一校正电路、第二校正电路，开关电路选择性地将第一电压、第二电压及第三电压提供至第一节点及第二节点。控制电路耦接开关电路于第一节点及第二节点，控制电路将第一节点及第二节点的电压分别与第一参考信号及第二参...
【技术保护点】
【技术特征摘要】
1.一种阻抗校正电路，包括：第一校正电路，适于通过接垫耦接外接电阻，且依据第一控制信号产生第一电压；第二校正电路，依据所述第一控制信号、第二控制信号及第三控制信号产生第二电压及第三电压；开关电路，耦接所述第一校正电路、所述第二校正电路，所述开关电路选择性地将所述第一电压、所述第二电压及所述第三电压提供至第一节点及第二节点；以及控制电路，耦接所述开关电路于所述第一节点及所述第二节点，所述控制电路将所述第一节点及所述第二节点的电压分别与第一参考信号及第二参考信号进行比较，依据比较结果产生所述第一控制信号、所述第二控制信号及所述第三控制信号，其中在第一时间区间中，所述开关电路将所述第一电压提供至所述第一节点及所述第二节点；其中在第二时间区间中，所述开关电路将所述第二电压提供至所述第一节点及所述第二节点，或将所述第二电压及所述第三电压分别提供至所述第一节点及所述第二节点。2.根据权利要求1所述的阻抗校正电路，其中所述开关电路先提供所述第一电压至所述第一节点及所述第二节点，使所述控制电路将所述第一电压与所述第一参考信号及所述第二参考信号的电压进行比较以产生所述第一控制信号之后，提供所述第二电压至所述第一节点及所述第二节点，使所述控制电路将所述第二电压与所述第一参考信号及所述第二参考信号的电压进行比较以产生所述第二控制信号及所述第三控制信号。3.根据权利要求1所述的阻抗校正电路，其中所述开关电路先提供所述第一电压至所述第一节点及所述第二节点，使所述控制电路将所述第一电压与所述第一参考信号及所述第二参考信号的电压进行比较以产生所述第一控制信号之后，再提供所述第二电压及所述第三电压至所述第一节点及所述第二节点，使所述控制电路将所述第二电压及所述第三电压分别与所述第一参考信号及所述第二参考信号的电压进行比较以产生所述第二控制信号及所述第三控制信号。4.根据权利要求1所述的阻抗校正电路，其中所述第一校正电路包括一第一晶体管，所述第一晶体管的第一端接收操作电压，所述第一晶体管的第二端耦接所述接垫，所述第一晶体管的控制端接收所述第一控制信号，以调整所述第一晶体管的阻抗值，且于所述第一晶体管的第二端产生所述第一电压。5.根据权利要求1所述的阻抗校正电路，其中所述第二校正电路包括：第一偏压电路，包括第一晶体管及第二晶体管，所述第一晶体管的第一端接收操作电压，所述第一晶体管的第二端耦接所述第二晶体管的第一端，所述第二晶体管的第二端接收接地电压，所述第一晶体管及所述第二晶体管的控制端分别接收所述第一控制信号及所述多个第二控制信号的第一子控制信号；以及第二偏压电路，包括第三晶体管及第四晶体管，所述第三晶体管的第一端接收所述操作电压，所述第三晶体管的第二端耦接所述第四晶体管的第一端，所述第四晶体管的第二端接收所述接地电压，所述第三晶体管及所述第四晶体管的控制端分别接收所述第一控制信号及所述多个第二控制信号的第二子控制信号，其中所述第一偏压电路于所述第一晶体管的第二端产生所述第二电压，所述第二偏压电路于所述第三晶体管的第二端产生所述第三电压。
6.根据权利要求5所述的阻抗校正电路，其中所述开关电路包括：第一开关，所述第一开关的第一端耦接所述接垫以接收所述第一电压，所述第一开关的第二端耦接所述第一节点；第二开关，所述第二开关的第一端耦接所述第一偏压电路以接收所述第二电压，所述第二开关的第二端耦接所述第一节点；第三开关，所述第三开关的第一端耦接所述第二偏...
【专利技术属性】
技术研发人员：道冈义久，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。