阻抗校正电路制造技术

本发明专利技术提供一种阻抗校正电路，包括第一及第二校正电路、开关电路及控制电路。第一校正电路适于通过接垫耦接外接电阻，且产生第一电压。第二校正电路产生第二电压及第三电压。开关电路耦接该第一及第二校正电路，开关电路选择性地将第一、第二及第三电压提供至第一及第二节点。控制电路耦第一及第二节点，控制电路依据第一及第二节点的电压产生第一、第二及第三控制信号。在第一时间区间中，开关电路将第一电压提供至第一及第二节点。在第二时间区间中，开关电路将第二电压提供至第一及第二节点，或将第二及第三电压分别提供至第一及第二节点。节点。节点。

【技术实现步骤摘要】
阻抗校正电路


[0001]本专利技术涉及一种电路，尤其涉及一种阻抗校正电路。

技术介绍

[0002]传统技术中在进行存储器的阻抗校正(例如ZQ校正)时，存储器仅能利用有限的周期进行校正，以将存储器的内部阻抗值校正至接近预设阻抗，但在有限的周期中进行校正下，校正的结果通常精度不足且阻抗值具有相当大的误差，进而产生存储器装置中的内部阻抗为不符合规格的情况。

技术实现思路

[0003]本专利技术是针对一种一种阻抗校正电路，针对存储器装置进行阻抗校正。
[0004]根据本专利技术的实施例，阻抗校正电路包括第一校正电路、第二校正电路、开关电路及控制电路。第一校正电路适于通过接垫耦接外接电阻，且依据第一控制信号产生第一电压。第二校正电路依据第一控制信号、第二控制信号及第三控制信号产生第二电压及第三电压。开关电路耦接第一校正电路、第二校正电路，开关电路选择性地将第一电压、第二电压及第三电压提供至第一节点及第二节点。控制电路耦接开关电路于第一节点及第二节点，控制电路将第一节点及第二节点的电压分别与第一参考信号及第二参考信号进行比较，控制电路依据比较结果产生第一控制信号、第二控制信号及第三控制信号，其中在第一时间区间中，开关电路将第一电压提供至第一节点及第二节点；其中在第二时间区间中，开关电路将第二电压提供至第一节点及第二节点，或将第二电压及第三电压分别提供至第一节点及第二节点。
[0005]基于上述，本专利技术的阻抗校正电路可同时进行多个比较操作，有效降低阻抗校正的所需时间以及增加阻抗校正的精度。r/>附图说明
[0006]图1A为本专利技术一实施例的阻抗校正电路的示意图；
[0007]图1B为本专利技术一实施例的校正电路的阻抗值与控制信号的电压关系图；
[0008]图1C本专利技术一实施例的阻抗校正电路的操作周期示意图；
[0009]图1D为本专利技术一实施例的阻抗校正电路在时间区间中的切换示意图；
[0010]图1E为本专利技术一实施例的阻抗校正电路在时间区间中的切换示意图；
[0011]图1F为本专利技术另一实施例的阻抗校正电路在时间区间中的切换示意图；
[0012]图2A为本专利技术一实施例的阻抗校正电路的示意图；
[0013]图2B为本专利技术一实施例的阻抗校正电路在时间区间中的切换示意图；
[0014]图2C为本专利技术一实施例的阻抗校正电路在时间区间中的切换示意图；
[0015]图2D为本专利技术另一实施例的阻抗校正电路在时间区间中的切换示意图。
具体实施方式
[0016]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0017]图1A为本专利技术一实施例的阻抗校正电路1的示意图。阻抗校正电路1包括校正电路10、校正电路11、开关电路12、控制电路13。校正电路10会通过接垫PD耦接于外接电阻Rext，并可接收控制信号Vc1以调整校正电路10的阻抗值，因此可与外接电阻Rext进行偏压而产生电压V1。电压V1会通过开关电路12传递至控制电路13，控制电路13会据此调整传递至校正电路10的控制信号Vc1，以调整校正电路10的阻抗值。校正电路11可接收控制信号Vc1、Vc2、Vc3来调整校正电路11的阻抗值，使校正电路11依据经过校正的控制信号Vc1进行偏压而产生电压V2、V3。控制电路13会据此调整传递至校正电路10的控制信号Vc2、Vc3，以调整校正电路11的阻抗值。进一步，控制电路13中可同时进行多个比较操作，以降低阻抗校正电路1校正阻抗的时间。
[0018]详细而言，校正电路10包含晶体管P0，晶体管P0的一端接收操作电压Vdd且另一端耦接于接垫PD，晶体管P0的控制端接收控制信号Vc1以调整晶体管P0的阻抗值。因此，晶体管P0会依据控制信号Vc1调整其阻抗值，而与外接电阻Rext偏压后产生相对应的电压V1。
[0019]校正电路11包含偏压电路110、111。偏压电路110可接收控制信号Vc1、Vc2以产生电压V2，偏压电路111可接收控制信号Vc1、Vc3以产生电压V3。偏压电路110中具有晶体管P1、N1。晶体管P1的一端接收操作电压Vdd且另一端耦接晶体管N1的一端，晶体管N1的另一端接收接地电压Gnd。晶体管P1、N1的控制端分别接收控制信号Vc1、Vc2，以调整晶体管P1、N1的阻抗值。偏压电路111中具有晶体管P2、N2。晶体管P2的一端接收操作电压Vdd且另一端耦接晶体管N2的一端，晶体管N2的另一端接收接地电压Gnd。晶体管P2、N2的控制端分别接收控制信号Vc1、Vc3，以调整晶体管P2、N2的阻抗值。因此，偏压电路110中的晶体管P1、N1可依据控制信号Vc1、Vc2调整各自的阻抗值，以于晶体管P1、N1相耦接的节点进行偏压而产生电压V2。偏压电路111中的晶体管P2、N2可依据控制信号Vc1、Vc3调整各自的阻抗值，以于晶体管P2、N2相耦接的节点进行偏压而产生电压V3。
[0020]开关电路12中具有开关SW1～SW4。开关电路12可选择性地将电压V1～V3提供节点A1、A2。开关SW1耦接于校正电路10与节点A1之间。开关SW2耦接于校正电路11中的偏压电路110与节点A1之间。开关SW3耦接于校正电路11中的偏压电路111与节点A2之间。开关SW4耦接于节点A1与节点A2之间。
[0021]控制电路13包含比较器Amp1、Amp2、运算电路130。比较器Amp1的一输入端耦接节点A1，另一输入端接收参考信号Vref1，且于输出端产生两输入端的比较结果Comp1。比较器Amp2的一输入端耦接节点A2，另一输入端接收参考信号Vref2，且于输出端产生两输入端的比较结果Comp2。运算电路130耦接比较器Amp1、Amp2，接收比较结果Comp1、Comp2，并据此产生控制信号Vc1、Vc2、Vc3。
[0022]控制信号Vc1、Vc2、Vc3以及运算电路130可配合校正电路10、11的实施方式而以相对应的方式来实现控制信号Vc1、Vc2、Vc3的信号类型。在一实施例中，当校正电路10、11中的晶体管P0、P1、P2、N1、N2可接收模拟的控制信号Vc1、Vc2、Vc3时，运算电路130中可包含有数字模拟转换器(Digital-to-Analog Converter，DAC)，以将运算出来的数字信号转换为模拟信号，以调整校正电路10、11中的晶体管P0、P1、P2、N1、N2。在另一实施例中，晶体管P0、
P1、P2、N1、N2中可包含多个互相并联的晶体管，互相并联的晶体管经过设计可具有相同或是不同的尺寸以及电流驱动能力，据此，运算电路130可将相对应编码型式的控制信号Vc1、Vc2、Vc3，按照比特顺序提供给晶体管P0、P1、P2、N1、N2。举例而言，控制信号Vc1、Vc2、Vc3可为独热(One-Hot)、温度计编码(Thermometer Code)、二进制等，或是其他适合的数字编码型式。因此，本专利技术对于控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阻抗校正电路，包括：第一校正电路，适于通过接垫耦接外接电阻，且依据第一控制信号产生第一电压；第二校正电路，依据所述第一控制信号、第二控制信号及第三控制信号产生第二电压及第三电压；开关电路，耦接所述第一校正电路、所述第二校正电路，所述开关电路选择性地将所述第一电压、所述第二电压及所述第三电压提供至第一节点及第二节点；以及控制电路，耦接所述开关电路于所述第一节点及所述第二节点，所述控制电路将所述第一节点及所述第二节点的电压分别与第一参考信号及第二参考信号进行比较，依据比较结果产生所述第一控制信号、所述第二控制信号及所述第三控制信号，其中在第一时间区间中，所述开关电路将所述第一电压提供至所述第一节点及所述第二节点；其中在第二时间区间中，所述开关电路将所述第二电压提供至所述第一节点及所述第二节点，或将所述第二电压及所述第三电压分别提供至所述第一节点及所述第二节点。2.根据权利要求1所述的阻抗校正电路，其中所述开关电路先提供所述第一电压至所述第一节点及所述第二节点，使所述控制电路将所述第一电压与所述第一参考信号及所述第二参考信号的电压进行比较以产生所述第一控制信号之后，提供所述第二电压至所述第一节点及所述第二节点，使所述控制电路将所述第二电压与所述第一参考信号及所述第二参考信号的电压进行比较以产生所述第二控制信号及所述第三控制信号。3.根据权利要求1所述的阻抗校正电路，其中所述开关电路先提供所述第一电压至所述第一节点及所述第二节点，使所述控制电路将所述第一电压与所述第一参考信号及所述第二参考信号的电压进行比较以产生所述第一控制信号之后，再提供所述第二电压及所述第三电压至所述第一节点及所述第二节点，使所述控制电路将所述第二电压及所述第三电压分别与所述第一参考信号及所述第二参考信号的电压进行比较以产生所述第二控制信号及所述第三控制信号。4.根据权利要求1所述的阻抗校正电路，其中所述第一校正电路包括一第一晶体管，所述第一晶体管的第一端接收操作电压，所述第一晶体管的第二端耦接所述接垫，所述第一晶体管的控制端接收所述第一控制信号，以调整所述第一晶体管的阻抗值，且于所述第一晶体管的第二端产生所述第一电压。5.根据权利要求1所述的阻抗校正电路，其中所述第二校正电路包括：第一偏压电路，包括第一晶体管及第二晶体管，所述第一晶体管的第一端接收操作电压，所述第一晶体管的第二端耦接所述第二晶体管的第一端，所述第二晶体管的第二端接收接地电压，所述第一晶体管及所述第二晶体管的控制端分别接收所述第一控制信号及所述多个第二控制信号的第一子控制信号；以及第二偏压电路，包括第三晶体管及第四晶体管，所述第三晶体管的第一端接收所述操作电压，所述第三晶体管的第二端耦接所述第四晶体管的第一端，所述第四晶体管的第二端接收所述接地电压，所述第三晶体管及所述第四晶体管的控制端分别接收所述第一控制信号及所述多个第二控制信号的第二子控制信号，其中所述第一偏压电路于所述第一晶体管的第二端产生所述第二电压，所述第二偏压电路于所述第三晶体管的第二端产生所述第三电压。
6.根据权利要求5所述的阻抗校正电路，其中所述开关电路包括：第一开关，所述第一开关的第一端耦接所述接垫以接收所述第一电压，所述第一开关的第二端耦接所述第一节点；第二开关，所述第二开关的第一端耦接所述第一偏压电路以接收所述第二电压，所述第二开关的第二端耦接所述第一节点；第三开关，所述第三开关的第一端耦接所述第二偏...

【专利技术属性】
技术研发人员：道冈义久，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：