一种高性能椭圆曲线数字签名与验签的硬件实现系统和方法技术方案

本发明专利技术公开一种高性能椭圆曲线数字签名与验签的硬件实现系统和方法，属于信息安全技术领域。针对现有技术中存在的ECDSA算法复杂度高，计算耗时较长，硬件加速难度大的问题，本发明专利技术包括签名验签控制器、标量乘控制器、底层运算控制器和实现各种模运算的运算阵列，在运算阵列中提出一种新型模乘阵列结构，便于倍点和点加计算的调度，在单位面积上具有较高的性能。本发明专利技术将倍点、点加、模乘运算、模加运算、模减运算、模逆运算、模移位运算等底层运算集成在一起，最大程度的实现了计算通路的资源共享，结合模乘的高性能实现，在较低的硬件开销下实现了高性能椭圆曲线数字签名与验签算法。下实现了高性能椭圆曲线数字签名与验签算法。下实现了高性能椭圆曲线数字签名与验签算法。

【技术实现步骤摘要】
一种高性能椭圆曲线数字签名与验签的硬件实现系统和方法


[0001]本专利技术涉及信息安全
，更具体地说，涉及一种高性能椭圆曲线数字签名与验签的硬件实现系统和方法。

技术介绍

[0002]椭圆曲线密码学(ECC,Elliptic Curve Cryptography)，是一种建立公开密钥加密的算法，基于椭圆曲线数学，最早在1985年由Neal Koblitz和Victor Miller分别独立提出。与RSA加密算法相比，椭圆曲线加密具有更高的安全性、更小的计算量，逐渐成为密码学研究的热点，现已被多个国际标准化组织作为标准化文件。目前ECC算法在数字签名、移动设备通信、安全性半导体、区块链等领域均有重要应用。
[0003]椭圆曲线数字签名算法(ECDSA,Elliptic Curve Digital Signature Algorithm)，于1999年成为ANSI标准，并于2000年成为IEEE和NIST标准。椭圆曲线数字签名算法是椭圆加密与数字签名算法的结合，由于其计算量小、处理速度快、存储空间占用小等特点，被广泛应用于电子商务系统和其他网络领域，并逐渐成为当前主流区块链平台及项目的默认签名机制。随着网络传输技术和硬件性能的提升，各
对ECDSA算法的速度要求也越来越高，而ECDSA算法中的标量乘计算复杂度高，尤其是模乘的实现与点加、倍点的调度耗时较长，是硬件加速的难点。
[0004]中国专利申请一种椭圆曲线密码算法中标量乘的加速系统，申请号CN202110340092.8，公开日2021年06月22日，公开了一种椭圆曲线密码算法中标量乘的加速系统，包括输入模块、处理模块、输出模块，处理模块包括去零逻辑模块、去零标志缓存模块、去零累加流水缓存模块、点加流水线模块、去零累加缓存模块、点倍流水线模块、点倍缓存模块、解压逻辑模块，本专利技术的标量比特流位判断模块将标量比特流中的无效位消除，极大的减小了点加的计算次数，从而大幅度降低标量乘的计算复杂度，同时除零逻辑模块将压缩标志以及累加结果进行同步，切换开关模块根据压缩标志对累加结果进行选择，保证点加和点倍流水线的一致性，提高了标量乘系统的效率，该专利技术未对点加和倍点进行坐标系转换，模逆计算次数较多对性能影响很大；该专利技术未对点加和倍点进行调度优化，计算时间与资源利用未达到最优；该专利技术未对模乘进行优化，模乘的性能和面积利用率未达到最优；该专利技术未充分利用各层次下共同的计算类型，各计算层次中无效的硬件开销比较多，硬件面积较大。

技术实现思路

[0005]1.要解决的技术问题
[0006]针对现有技术中存在的ECDSA算法复杂度高，计算耗时较长，硬件加速难度大的问题，本专利技术提供一种高性能椭圆曲线数字签名与验签的硬件实现系统和方法，提出一种新型模乘阵列结构，便于倍点和点加计算的调度，在单位面积上具有较高的性能。
[0007]2.技术方案
[0008]本专利技术的目的通过以下技术方案实现。
[0009]一种高性能椭圆曲线数字签名与验签的硬件系统，其特征在于，述系统包括签名验签控制器、标量乘控制器、底层运算控制器和运算模块；签名验签控制器与标量乘控制器进行数据传输，标量乘控制器和底层运算控制器进行数据传输，签名验签控制器还和底层运算控制器进行数据传输，底层运算控制器与运算模块进行数据传输。
[0010]签名验签控制器用于配置为签名和验签模式，并接收椭圆曲线数字签名和验签参数，调用底层运算控制器连接的运算模块，输出签名和验签结果数据。标量乘控制器用于调用点加和倍点计算，完成椭圆曲线上的标量乘运算。底层运算控制器用于实现椭圆曲线数字签名与验签算法中所有底层运算集合的状态机控制。运算模块用于实现不同形式的计算。
[0011]更进一步的，标量乘控制器控制调用点加和倍点计算。
[0012]更进一步的，运算模块包括模乘阵列、模加阵列、模减阵列、模逆阵列和模移位阵列；每个阵列均包括多个对应的计算单元。也就是说，模逆阵列包括多个模逆计算单元，用于实现模逆计算。模乘阵列包括多个模乘计算单元，用于模乘计算。模加阵列，包括多个模加计算单元，用于模加计算。模减阵列，包括多个模减计算单元，用于模减计算。模移位阵列，包括多个模移位计算单元，用于模移位计算。
[0013]更进一步的，模乘阵列中的计算单元先以级联的方式连接X级，X为大于零的整数，级联后再并行连接到底层运算控制器。一般来说，级联数量越多的越多，计算越快，但是芯片面积也越大。
[0014]更进一步的，模乘阵列的计算单元包括比较器、加法器、减法器、移位寄存器和选择器，输入数据分别连接加法器的输入端、第一选择器的输入端、第一减法器的输入端和移位寄存器的输入端，第一选择器的输出端连接加法器的输入端，加法器的输出端连接第一减法器的输入端和第二选择器的输入端，第一减法器的输出端也连接第二选择器的输入端，第二选择器的输出端通过移位寄存器连接第二减法器的输入端、第三选择器的输入端和第四选择器的输入端，第二减法器的输出端连接第三选择器的输入端，第三选择器的输出端连接第四选择器的输入端，第四选择器的输出端输出计算结果。
[0015]更进一步的，模加阵列、模减阵列、模逆阵列和模移位阵列中的计算单元均并行连接到底层运算控制器。
[0016]更进一步的，模加阵列的计算单元包括加法器、比较器、减法器和选择器，加法器输出端连接减法器输入端、比较器输入端和选择器输入端，减法器输出端连接选择器输入端，比较器输出端连接到选择器输入端。
[0017]更进一步的，模减阵列的计算单元包括减法器，加法器和选择器，减法器输出端连接加法器输入端和比较器输入端，减法器输出端最高位连接比较器输入端，加法器输出端连接到比较器输入端器。
[0018]更进一步的，模移位阵列的计算单元包括移位寄存器、减法器、比较器和选择器，移位寄存器输出端连接减法器输入端、比较器输入端和选择器输入端，比较器输出端连接到选择器输入端，减法器输出端连接选择器输入端。
[0019]一种高性能椭圆曲线数字签名与验签的硬件实现方法，使用所述的一种高性能椭圆曲线数字签名与验签的硬件系统；
[0020]签名验签控制器配置为签名和验签模式，接收椭圆曲线数字签名和验签参数，调用底层运算控制器连接的运算模块；底层运算控制器根据状态机控制底层运算模块的调用，标量乘控制器用于调用点加和倍点计算；签名验签控制器输出签名和验签结果数据。
[0021]签名验签控制器包括第一有限状态机FSM、第一数据接收模块和第一数据发送模块；标量乘控制器包括第二有限状态机FSM、第二数据接收模块和第二数据发送模块；底层运算控制器包括计算指令译码器、第三有限状态机FSM和计算阵列选择器。倍点、点加以及运算模块的实现为计算指令集合的形式供签名与验签控制器调用，签名验签控制器与标量乘控制器均可配置底层运算控制器，点加、倍点计算对模运算的调用以内部有限状态机FSM跳转的形式实现。确定计算方法后，底层运算控制器通过计算阵列选择器选择运算模块中对应运算阵列。...

【技术保护点】

【技术特征摘要】
1.一种高性能椭圆曲线数字签名与验签的硬件系统，其特征在于，述系统包括签名验签控制器、标量乘控制器、底层运算控制器和运算模块；签名验签控制器与标量乘控制器进行数据传输，标量乘控制器和底层运算控制器进行数据传输，签名验签控制器还和底层运算控制器进行数据传输，底层运算控制器与运算模块进行数据传输。2.根据权利要求1所述的一种高性能椭圆曲线数字签名与验签的硬件系统，其特征在于，标量乘控制器控制调用点加和倍点计算。3.根据权利要求1所述的一种高性能椭圆曲线数字签名与验签的硬件系统，其特征在于，运算模块包括模乘阵列、模加阵列、模减阵列、模逆阵列和模移位阵列；每个阵列均包括多个对应的计算单元。4.根据权利要求3所述的一种高性能椭圆曲线数字签名与验签的硬件系统，其特征在于，模乘阵列中的计算单元先以级联的方式连接X级，X为大于零的整数，级联后再并行连接到底层运算控制器。5.根据权利要求4所述的一种高性能椭圆曲线数字签名与验签的硬件系统，其特征在于，模乘阵列的计算单元包括比较器、加法器、减法器、移位寄存器和选择器，输入数据分别连接加法器的输入端、第一选择器的输入端、第一减法器的输入端和移位寄存器的输入端，第一选择器的输出端连接加法器的输入端，加法器的输出端连接第一减法器的输入端和第二选择器的输入端，第一减法器的输出端也连接第二选择器的输入端，第二选择器的输出端通过移位寄存器连接第二减法器的输入端、第三选择器的输入端和第四选择器的输入端，第二减法器的输出端连接第三选择器的输入端，第三选择器的输出端连接第四选择器的输入端，第四选择器的输出端输出计算...

【专利技术属性】
技术研发人员：李丽，龙威，傅玉祥，何书专，陈健，
申请(专利权)人：南京宁麒智能计算芯片研究院有限公司，
类型：发明
国别省市：