【技术实现步骤摘要】
一种宽电压范围高速多级放电电路、测试系统和放电方法
[0001]本专利技术属于半导体设计和生产领域，尤其涉及一种宽电压范围的高速多级放电电路以及一种测试系统和一种高速多级放电方法。
技术介绍
[0002]集成电路制造工艺复杂而冗长，从半导体单晶片到一个晶圆成品完成往往需要经历数十甚至上百道工序，在整个制造过程中任何一个工艺步骤偏差或环境变化都会对集成电路芯片最终的产品性能及成品产生影响。因此，电性测试贯穿于整个集成电路生产流程中，是芯片制造的重要组成部分，通过对测试数据有效信息的提取分析对产品成品率、可靠性及生产过程进行管控，是不可替代且非常有效的手段。
[0003]在设计和制造过程中，晶圆允收测试（WAT）在晶圆级的芯片测试中非常重要。在晶圆制造完成后，测试机通过置于探针台中的探针卡连接到测试对象上，实现测试通道与待测器件构成测试通路，再配合控制测试机达到测试目的，获得器件的测试数据以进行失效分析。
[0004]但是测试通道自带寄生电容，在正常测试工作时会储存电能；当测试结束，利用探针卡构成的测试通路断开时...
【技术保护点】
【技术特征摘要】
1.一种宽电压范围高速多级放电电路，其特征在于，包括控制单元和多个放电单元；所述放电单元的一端用于连接到电源端，另一端用于连接到接地端，所述多个放电单元之间并联连接；所述放电单元包括放电电阻；所述控制单元与所述多个放电单元分别连接，控制所述放电单元处于连通状态或断路状态。2.根据权利要求1所述的一种宽电压范围高速多级放电电路，其特征在于，所述控制单元根据所述放电单元两端的电压差以及所述放电单元中放电电阻的电阻值大小，控制选择所述多个放电单元中，其中至少一个所述放电单元处于连通状态，其余所述放电单元处于断路状态。3.根据权利要求1所述的一种宽电压范围高速多级放电电路，其特征在于，所述放电单元还包括限流电路；所述限流电路和所述放电电阻串联连接；所述限流电路用于限制电流不超过该放电单元的安全电流。4.根据权利要求1所述的一种宽电压范围高速多级放电电路，其特征在于，所述放电单元还包括切换电路；所述放电电阻和所述切换电路串联连接；所述切换电路根据所述控制单元发送的信息，使所述放电单元处于连通状态或断路状态。5.根据权利要求4所述的一种宽电压范围高速多级放电电路，其特征在于，还包括稳压电路，所述稳压电路的两端分别连接到所述多个放电单元的所述切换电路两端，用于保护切换电路两端的电压不超过安全电压。6.根据权利要求4所述的一种宽电压范围高速多级放电电路，其特征在于，所述切换电路采用传输门电路。7.根据权利要求4所述的一种宽电压范围高速多级放电电路，其特征在于，所述控制单元包括：FPGA器件、可编程多通道电源、编码器、译码器和多个电压比较器；所述FPGA器件包括一个输入端和多个输出端，所述编码器的输出端连接到所述FPGA器件的输入端，所述可编程多通道电源的输入端和所述译码器的输入端分别连接到所述FPGA器件的对应输出端；所述多个电压比较器与所述多个放电单元一一对应设置；所述电压比较器的正相输入端都连接到所述电源端，所述电压比较器的反相输入端连接到所述可编程多通道电源的对应输出端，且所述电压比较器的输出端连接到所述编码器的输入端的对应信号位；所述译码器的输出端的对应信号位分别连接到各个所述放电单元的切换电路；所述FPGA器件用于控制所述可编程多通道电源分别向各个所述放电单元的所述电压比较器提供的电压值，以及用于根据从所述编码器接收到的信息向所述译码器输出控制各个所述放电单元处于连通状态或者断路状态的信息；所述可编程多通道电源用于根据所述FPGA器件的信息，向各个所述放电单元的电压比较器的反相输入端提供一个预设的电压值；所述编码器，用于接收各个所述放电单元的所述电压比价器的高电平或者低电平信号来进行生成信号并传输给所述FPGA器件；所述译码器用于根据所述FPGA器件的信息，向各个所述放电单元的所述切换电路提供连通或者状态的信息。8.根据权利要求7所述的一种宽电压范围高速多级放电电路，其特征在于，根据所述放电电阻的电阻值大小，所述多个放电单元分为多个级别；且每个级别至少有一个所述放电
单元；高一级别所述放电单元中放电电阻的阻值小于低一级别所述放电单元中放电电阻的阻值。9.根据权利要求8所述的一种宽电压范围高速多级放电电路，其特征在于，所述FPGA器件用于控制所述可编程多通道电源向各级所述放电单元的电压比较器提供的电压值的具体做法是：向...
【专利技术属性】
技术研发人员：成家柏，
申请(专利权)人：杭州广立微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。