一种高耐压防反灌保护电路制造技术

本实用新型专利技术公开了一种高耐压防反灌保护电路，低压PMOS晶体管的漏极与保护电路的输入端相连，其源极连接到高压PLDMOS晶体管的源极，高压PLDMOS晶体管的漏极与保护电路的输出端相连，其栅极跟低压PMOS的栅极连接之后接入外部控制信号。本实用新型专利技术提出的高耐压防反灌保护电路在高压PLDMOS晶体管的上方串了一个低压PMOS晶体管，利用二者衬底间背靠背的二极管可以避免输入端掉电后输出端电压反灌到输入端。由于低压PMOS晶体管的内阻跟版图面积远小于高压PLDMOS晶体管，本实用新型专利技术提出的高耐压防反灌保护电路的版图面积在同等内阻下仅为传统方案两个高压PLDMOS晶体管串联结构的40%~45%，大大降低了高耐压防反灌保护电路的成本。成本。成本。

【技术实现步骤摘要】
一种高耐压防反灌保护电路


[0001]本技术涉及模拟集成电路领域，具体涉及一种高耐压防反灌保护电路。

技术介绍

[0002]目前，低压差线性稳压器（LDO）跟线性锂电池充电管理芯片（Charger）被广泛应用于各种便携式电子产品中，有些LDO的应用需要防止输入端VIN掉电后输出端VOUT电压反灌到输入端VIN；而锂电池Charger都需防止BAT电压反灌到输入端VIN。主流LDO跟线性锂电池Charger的内部功率管都是PMOS晶体管，因PMOS晶体管的源端S及漏端D跟衬底B间存在寄生二极管（见图1所示的Diode1、Diode2），所以PMOS晶体管的衬底B不能固定接在其源端S上，需要控制电路根据其源端S跟漏端D的电位高低来选择，将衬底B的电位始终接到PMOS晶体管源漏两极中的最高电位上（倒衬底电路如图1所示）。
[0003]对于高压应用场合，需要用到高压PLDMOS晶体管，而BCD工艺中PLDMOS晶体管的衬底B跟其源端S是固定接在一起的，其漏端D跟衬底B间的寄生二极管的负极就连接到其源端S上（如图2所示），当S端接的电源掉电后，其漏端电压就会经过寄生二极管反灌到源端。
[0004]对于高压PLDMOS晶体管的防反灌问题，传统的解决办法是将两个PLDMOS晶体管串联（如图3所示），上管的漏端D作为输入端IN，下管的漏端D作为输出端OUT，两个PLDMOS晶体管的源端S连接，两者的栅极Gate也连接，这样上下两个PLDMOS的寄生二极管是背靠背的，不存在反灌问题。
[0005]上述将两个PLDMOS晶体管串联解决防反灌问题的缺点是内阻增大了一倍，如果要将两个串联PLDMOS晶体管的内阻降到跟单个PLDMOS晶体管内阻一样，其版图面积将是单个PLDMOS晶体管版图面积的四倍。
[0006]高压防反灌的LDO跟线性锂电池充电管理芯片成本居高不下，因此如何降低高压防反灌PMOS晶体管的内阻跟成本，成为问题的关键。

技术实现思路

[0007]为解决上述问题，本技术提供了一种高耐压防反灌保护电路。
[0008]为实现上述目的，本技术的技术方案为：
[0009]一种高耐压防反灌保护电路，包括：
[0010]一PMOS晶体管，其漏极与保护电路的输入端相连；
[0011]一PLDMOS晶体管，其源极与PMOS晶体管的源极连接，漏极与保护电路的输出端相连；
[0012]所述PMOS晶体管的栅极与PLDMOS晶体管的栅极连接之后接入外部控制信号。
[0013]进一步的，所述PMOS晶体管为低压晶体管，所述PLDMOS晶体管为高压晶体管。
[0014]进一步的，所述PMOS晶体管的漏极与源极通过第一体二极管连接，所述第一体二极管的阳极与PMOS晶体管的漏极连接，阴极与PMOS晶体管的源极连接。
[0015]进一步的，所述PLDMOS晶体管的漏极与源极通过第二体二极管连接，所述第二体
二极管的阳极与PLDMOS晶体管的漏极连接，阴极与PLDMOS晶体管的源极连接。
[0016]更进一步的，所述保护电路的输入端与电压源连接，输出端与低压差线性稳压器或线性锂电池充电管理芯片的输出端连接。
[0017]与现有技术相比，本技术的有益效果在于：
[0018]本技术提出的高耐压防反灌保护电路在高压PLDMOS晶体管的上方串了一个低压PMOS晶体管，利用二者衬底间背靠背的二极管可以避免输入端掉电后输出端电压反灌到输入端。由于低压PMOS晶体管的内阻跟版图面积远小于高压PLDMOS晶体管，本技术提出的高耐压防反灌保护电路的版图面积在同等内阻下仅为传统方案两个高压PLDMOS晶体管串联结构的40%~45%，大大降低了高耐压防反灌保护电路的成本。
附图说明
[0019]图1是低压防反灌保护电路倒衬底控制电路图；
[0020]图2是PLDMOS晶体管及衬底寄生二极管电路图；
[0021]图3是传统的两个高压PLDMOS晶体管串联形成的防反灌保护电路示意图；
[0022]图4是本技术实施例提出的高耐压防反灌保护电路示意图。
具体实施方式
[0023]以下将结合附图，对本技术的技术方案进行详细说明。
[0024]本技术的实施例设计了一种高耐压防反灌保护电路，如图4所示，低压PMOS晶体管的漏极D1与保护电路的输入端IN相连，其源极S1连接到高压PLDMOS晶体管的源极S2，高压PLDMOS晶体管的漏极D2与保护电路的输出端OUT相连，其栅极跟低压PMOS晶体管的栅极连接之后接入外部控制信号。
[0025]该高耐压防反灌保护电路用于低压差线性稳压器LDO时，其输入端接稳压器的供电电源，输出端接稳压器的输出端，其栅极Gate由稳压器的控制电路控制。
[0026]正常工作时，本实施例中高耐压防反灌保护电路的栅极Gate电位由稳压器控制电路控制使防反灌保护电路中的低压PMOS晶体管跟高压PLDMOS晶体管均处于开启状态，由于该保护电路上端的低压PMOS晶体管内阻很小，低压PMOS晶体管源漏两极的压降很小，所以该结构的耐压值不受低压PMOS晶体管影响，其输入端电源电压可以高到PLDMOS晶体管的最高耐压值。当稳压器电源掉电后，稳压器控制电路将该保护电路的Gate电位连接到输入端与输出端二者中的高电位上使本实施例中的低压PMOS晶体管跟高压PLDMOS晶体管均处于关闭状态，此时高压PLDMOS晶体管的衬底二极管正偏，低压PMOS晶体管的衬底二极管反偏截止，输入端到输出端的两个体二极管背靠背不通，不存在反灌路径。
[0027]实施例仅为说明本技术的技术思想，不能以此限定本技术的保护范围，凡是按照本技术提出的技术思想，在技术方案基础上所做的任何改动，均落入本技术保护范围之内。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高耐压防反灌保护电路，其特征在于，包括：一PMOS晶体管，其漏极与保护电路的输入端相连；一PLDMOS晶体管，其源极与PMOS晶体管的源极连接，漏极与保护电路的输出端相连；所述PMOS晶体管的栅极与PLDMOS晶体管的栅极连接之后接入外部控制信号。2.根据权利要求1所述的高耐压防反灌保护电路，其特征在于：所述PMOS晶体管为低压晶体管，所述PLDMOS晶体管为高压晶体管。3.根据权利要求1所述的高耐压防反灌保护电路，其特征在于：所述PMOS晶体管的漏极与源极通...

【专利技术属性】
技术研发人员：黄九洲，夏炎，
申请(专利权)人：江苏硅国微电子有限公司，
类型：新型
国别省市：