用于掺杂区的导电通道的制造方法、沟槽型MOSFET器件及其制造方法技术

公开了一种用于掺杂区的导电通道的制造方法，包括：在半导体层上形成介质层，所述半导体层包括掺杂区；在所述介质层中形成开口；在所述开口的侧壁形成侧墙；经由所述开口对所述半导体层进行蚀刻，形成到达所述掺杂区的导电孔；以及在所述导电孔中填充导电材料形成导电通道，其中，所述侧墙用于减小所述导电通道的横向尺寸。本申请的用于掺杂区的导电通道的制造方法，通过在介质层中的开口的侧壁形成侧墙，缩小介质层中开口的横向尺寸，从而以更小的开口对半导体层进行蚀刻，最终获得尺寸更小的导电孔，改善器件的性能。改善器件的性能。改善器件的性能。

【技术实现步骤摘要】
用于掺杂区的导电通道的制造方法、沟槽型MOSFET器件及其制造方法


[0001]本专利技术涉及半导体制造
，特别涉及一种用于掺杂区的导电通道的制造方法、沟槽型MOSFET器件及其制造方法。

技术介绍

[0002]功率半导体器件亦称为电力电子器件，包括功率二极管、晶闸管、VDMOS(垂直双扩散金属氧化物半导体)场效应晶体管、LDMOS(横向扩散金属氧化物半导体)场效应晶体管以及IGBT(绝缘栅双极型晶体管)等。VDMOS场效应晶体管包括在半导体衬底的相对表面上形成的源区和漏区，在导通状态下，电流主要沿着半导体衬底的纵向流动。
[0003]在VDMOS场效应晶体管的基础上，进一步发展了沟槽型MOSFET，如图1所示，包括衬底110、外延层120、绝缘层131、第一栅极导体132、栅极氧化层133、第二栅极导体135、介质层135、体区121、源区122、接触区123、第一导电层141和142以及第二导电层143。但是随着沟槽型MOSFET中元胞尺寸的缩小，CONT(引线)孔(例如图1中第一导电层141)的横向尺寸在元胞尺寸中所占的比例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于掺杂区的导电通道的制造方法，其特征在于，包括：在半导体层上形成介质层，所述半导体层包括掺杂区；在所述介质层中形成开口；在所述开口的侧壁形成侧墙；经由所述开口对所述半导体层进行蚀刻，形成到达所述掺杂区的导电孔；以及在所述导电孔中填充导电材料形成导电通道，其中，所述侧墙用于减小所述导电通道的横向尺寸。2.根据权利要求1所述的制造方法，其特征在于，在所述开口的侧壁形成侧墙的步骤包括：在所述介质层的表面和所述开口中形成阻挡层；去除所述介质层表面的所述阻挡层和去除所述开口底部的阻挡层，所述开口侧壁的阻挡层形成侧墙。3.根据权利要求1所述的制造方法，其特征在于，在所述介质层中形成开口的步骤包括：在所述介质层上形成图案化的掩膜层；通过所述掩膜层将所述掩膜层中的图案转移到所述介质层中形成开口。4.一种沟槽型MOSFET器件的制造方法，其特征在于，包括：在半导体衬底上形成外延层；在所述外延层中形成沟槽结构、体区和源区，所述体区与所述沟槽结构邻接，所述源区位于所述体区中；在所述外延层的表面形成介质层；在所述介质层中形成开口；在所述开口的侧壁形成侧墙；经由所述开口对所述外延层进行蚀刻，形成到达所述体区的导...

【专利技术属性】
技术研发人员：刘坚，蔡金勇，
申请(专利权)人：杭州芯迈半导体技术有限公司，
类型：发明
国别省市：