多处理器系统及其启动方法技术方案

本申请公开了一种多处理器系统及其启动方法。多处理器系统包括主处理器、非易失性存储器和多个从处理器；非易失性存储器连接主处理器，用于存储第一启动固件和第二启动固件；每一个从处理器包括JTAG接口，每一个JTAG接口分别连接主处理器的一个IO接口。主处理器上电或重启时，读取第一启动固件并启动；主处理器完成启动后，分别与多个从处理器建立通信连接，并分别释放复位信号给多个从处理器，以控制多个从处理器启动，以及读取第二启动固件，并通过通信连接分别传输第二启动固件给多个从处理器，使得多个从处理器分别根据接收到的第二启动固件进行启动。因此，达到成本降低、固件升级和管理便捷的功效。件升级和管理便捷的功效。件升级和管理便捷的功效。

【技术实现步骤摘要】
多处理器系统及其启动方法


[0001]本申请涉及微处理
，尤其涉及一种多处理器系统及其启动方法。

技术介绍

[0002]为了获得更高的计算能力与提高效能，愈来愈多的计算机装置采用包含多个处理器的电路架构(即多处理器系统)。
[0003]常见的多处理器系统中，每一个处理器都外接一个非易失性存储器，用于存放处理器的启动固件；多个处理器之间通过网络交换芯片或总线连接，以相互通信。所述多处理器系统的启动方法包括：多处理器系统上电或重启后，每一个处理器从其外接的非易失性存储器读取所述启动固件，根据所述启动固件进行启动，并于启动成功后加载操作系统和应用软件。
[0004]然而，上述多处理器系统存在以下缺点：(1)随着处理器的数量增加，非易失性存储器的数量也随之增加，使得计算机装置的电路板密度、布线复杂度和产品的成本也随之提高；(2)每一个处理器的启动固件存放于其外接的非易失性存储器中，使得需要升级每一个处理器的启动固件时，必须将升级的启动固件烧录到每一个非易失性存储器中，存在操作复杂度增加、易出错和启动固件的维护管理难度增加的问题。

技术实现思路

[0005]本申请实施例提供一种多处理器系统及其启动方法，可解决现有技术中，多处理器系统因每一个处理器都外接一个存放其启动固件的非易失性存储器，而存在启动固件升级的操作复杂度增加、易出错和启动固件的维护管理难度增加的问题，及应用其的计算机装置存在电路板密度、布线复杂度和产品的成本较高的问题。
[0006]为了解决上述技术问题，本申请是这样实现的：
[0007]本申请提供了一种多处理器系统，其包括：主处理器、非易失性存储器和多个从处理器；非易失性存储器连接主处理器，用于存储第一启动固件和第二启动固件；多个从处理器中的每一个分别包括联合测试工作组(Joint Test Action Group，JTAG)接口，每一个JTAG接口分别连接主处理器的一个输入输出(Input Output，IO)接口。主处理器上电或重启时，主处理器读取第一启动固件并启动；主处理器完成启动后，分别与多个从处理器建立通信连接，并分别释放复位信号给多个从处理器，以控制多个从处理器启动，以及读取第二启动固件，并通过通信连接分别传输第二启动固件给多个从处理器，使得多个从处理器分别根据接收到的第二启动固件进行启动。
[0008]本申请提供了一种多处理器系统的启动方法，其包括：主处理器上电或重启时，主处理器读取非易失性存储器所存储的第一启动固件并启动；主处理器完成启动后，分别与多个从处理器建立通信连接；主处理器分别释放复位信号给多个从处理器，以控制多个从处理器启动；以及主处理器读取非易失性存储器所存储的第二启动固件，并通过通信连接分别传输第二启动固件给多个从处理器，使得多个从处理器分别根据接收到的第二启动固
件进行启动。
[0009]在本申请实施例中，通过单一非易失性存储器的设置，节省非易失性存储器的使用数量及其外围器件，降低电路板的密度和布线复杂度，从而降低多处理器系统的成本。另外，由于单一非易失性存储器存储主处理器和从处理器的启动固件，使得启动固件升级的操作简单，启动固件的管理和维护更加便捷。
附图说明
[0010]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0011]图1为依据本申请的多处理器系统的第一实施例结构示意图；
[0012]图2为依据本申请的多处理器系统的第二实施例结构示意图；
[0013]图3为依据本申请的多处理器系统的第三实施例结构示意图；
[0014]图4为依据本申请的多处理器系统的第四实施例结构示意图；
[0015]图5为依据本申请的多处理器系统的第五实施例结构示意图；以及
[0016]图6为依据本申请的多处理器系统的启动方法的一实施例流程示意图。
具体实施方式
[0017]以下将配合相关附图来说明本专利技术的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。
[0018]必须了解的是，使用在本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、作业处理、组件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、组件、组件，或以上的任意组合。
[0019]必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。
[0020]请参阅图1，其为依据本申请的多处理器系统的第一实施例结构示意图。如图1所示，多处理器系统1包括：主处理器11、非易失性存储器12和多个从处理器13。非易失性存储器12连接主处理器11，用于存储第一启动固件和第二启动固件；多个从处理器13中的每一个分别包括JTAG接口131，每一个JTAG接口131分别连接主处理器11的一个IO接口111。主处理器11上电或重启时，读取第一启动固件并启动；主处理器11完成启动后，分别与多个从处理器13建立通信连接，并分别释放复位信号给多个从处理器13，以控制多个从处理器13启动，以及读取第二启动固件，并通过通信连接分别传输第二启动固件给多个从处理器13，使得多个从处理器13分别根据接收到的第二启动固件进行启动。
[0021]更详细地说，多处理器系统1包括多个处理器，在所述多个处理器中选择一个处理器作为主处理器11，剩余的处理器作为从处理器13；所有从处理器13的复位引脚132的默认电平是低电平，使得所有从处理器13处于复位状态；当上电或重启后，主处理器11从外接的非易失性存储器12读取自身的启动固件(即第一启动固件)并执行启动操作；主处理器11完成启动后，主处理器11对每一个从处理器13释放复位信号(即将所有从处理器13的复位引脚132的电平拉高)，使所有从处理器13从复位状态转成启动状态(即启动所有从处理器
13)；然后，主处理器11从外接的非易失性存储器12读取从处理器13的启动固件(即第二启动固件)，并将其包括的IO接口111模拟JTAG接口，以通过每一个从处理器13所包括的JTAG接口131将所述第二启动固件传送至所有从处理器13，使所有从处理器13分别根据接收到的第二启动固件进行启动。
[0022]在一示例中，主处理器11可在不同时间点分别向所有从处理器13传送第二启动固件，让所有从处理器13先后各自启动。
[0023]在另一示例中，主处理器11可同时向所有从处理器13传送第二启动固件，实现了所有从处理器13的并行启动，缩短多处理器系统1的启动时间，提高多处理器系统1的启动效率。
[0024]在本实施例中，非易失性存储器12可为但不限于只读存储器(Read Only Memory，ROM)、可编程只读存储器(Programmable Read
‑...

【技术保护点】

【技术特征摘要】
1.一种多处理器系统，其特征在于，包括：主处理器；非易失性存储器，连接所述主处理器，用于存储第一启动固件和第二启动固件；以及多个从处理器，所述多个从处理器中的每一个分别包括JTAG接口，每一个所述JTAG接口分别连接所述主处理器的一个IO接口；其中，所述主处理器上电或重启时，读取所述第一启动固件并启动；所述主处理器完成启动后，分别与所述多个从处理器建立通信连接，并分别释放复位信号给所述多个从处理器，以控制所述多个从处理器启动，以及读取所述第二启动固件，并通过所述通信连接分别传输所述第二启动固件给所述多个从处理器，使得所述多个从处理器分别根据接收到的所述第二启动固件进行启动。2.根据权利要求1所述的多处理器系统，其特征在于，还包括扩展芯片，与所述主处理器连接，用于让所述主处理器扩展连接更多从处理器。3.根据权利要求2所述的多处理器系统，其特征在于，所述扩展芯片为可编程逻辑器件或者专用集成电路芯片。4.根据权利要求3所述的多处理器系统，其特征在于，所述可编程逻辑器件为复杂可编程逻辑器件或现场可编程门阵列。5.根据权利要求3所述的多处理器系统，其特征在于，所述专用集成电路芯片为I2C转GPIO芯片。6.根据权利要求1所述的多处理器系统，其特征在于，所述多个从处理器分别根据所述第二启动固件启动成功后，各自通过所述通信连接向所述主处理器发送启动成功消息。7.根据权利要求6所述的多处理器系统，其特征在于，所述主处理器在分别传输所述第二启动固件给所述多个从处理器完毕后的默认时间内，没有收到所述多个从处理器中的任一个从处理器所发送的所述启动成功消息时，所述主处理器控制所述任一个从处理器重新启动，并通过所述通信连接重新传输所述第二启动固件给重新启动的所述任一个从处理器，以使所述任一个从处理器再次根据所述第二启动固件进行启动。8.根据权利要求1所述的多处理器系统，其特征在于，还包括另一非易失性存储器，连接所述主处理器，用于存储所述第二启动固件，使所述主处理器选择性自所述非易失性存储器或所述另一非易失性存储器读取所述第二启动固件。9.根据权利要求1所述的多处理器系统，其特征在于，所述主处理器还包括：第一寄存器，分别连接每一个所述IO接口，用于并行输出时钟信号给所述多个从处理器；第二寄存器，分别连接每一个所述IO接口，用于并行输出数据输入信号给所述多个从处理器；第三寄存器，分别连接每一个所述IO接口，用于并行输出模式选择信号给所述多个从处理器；以及第四寄存器，分别连接每一个所述IO接口，用于并行输入来自所述多个从处理器的数据输出信号；其中，所述主处理器通过所述第一寄存器、所述第二寄存器、所述第三寄存器和所述第四寄存器控制每一个所述IO接口模拟JTAG接口，使得所述主处理器通过所述多个从处理器
中的每一个所包括的所述JTAG接口与所述多个从处理器建立所述通信连接。10.根据权利要求1所述的多处理器系统，其特征在于，所述主处理器还包括：第一寄存器，分别连接每一个所述IO接口，用于并行输出时钟信号给所述多个从处理器；第二寄存器，分别连接每一个所述IO接口，用于并行输出数据输入信号给所述多个从处理器；第三寄存器，分别连接每一个所述IO接口，用于并行输出模式选择信号给所述多个从处理器；第四寄存器，分别连接每一个所述IO接口，用于并行输入来自所述多个从处理器的数据输出信号...

【专利技术属性】
技术研发人员：王江，
申请(专利权)人：讯牧信息科技上海有限公司，
类型：发明
国别省市：