一种非易失性存储器及其数据处理方法技术

本发明专利技术提供一种非易失性存储器及其数据处理方法，所述非易失性存储器包括控制器、译码器和存储器阵列，其中：控制器分别与所述译码器和所述存储器阵列相连；存储器阵列包括真随机数发生单元和物理不可克隆函数单元，真随机数发生单元用于产生随机数序列，控制器根据所述随机数序列和预设算法生成随机字符串，并将生成的随机字符串存储到物理不可克隆函数单元形成物理不可克隆函数。所述数据处理方法应用于上述非易失性存储器。本发明专利技术实施例提供的非易失性存储器及其数据处理方法，利用存储器阵列实现随机字符串的生成和存储，从而实现PUF与存储器的复用以及PUF的刷新，无需使用外部独立的TRNG，减少了硬件安全电路的体积。减少了硬件安全电路的体积。减少了硬件安全电路的体积。

【技术实现步骤摘要】
一种非易失性存储器及其数据处理方法


[0001]本专利技术涉及半导体器件
，具体涉及一种非易失性存储器及其数据处理方法。

技术介绍

[0002]物理不可克隆函数(Physical Unclonable Function，简称PUF)是一种硬件安全技术，它利用固有的设备差异来对给定的输入产生不可克隆的唯一设备响应。
[0003]现有技术中，已提出在静态随机存取存储器(Static Random
‑
Access Memory，简称SRAM)内部实现物理不可克隆函数的方法，通过修改传统的SRAM单元结构，实现了PUF和SRAM之间的切换。采用SRAM实现PUF，PUF占用整个SRAM存储阵列，并且在SRAM掉电后数据全部丢失。进一步地，出现利用独立的、基于环形振荡器的真随机数发生器(True Random Number Generator，简称TRNG)模块产生随机数序列，并将该TRNG产生的随机数依次赋值给阻变式存储器(Resistive Random Access Memory，RRAM)阵列，形成PUF阵列，但需要外部独立的TRNG为产生随机数序列，增加了芯片面积，并且PUF会一直占用RRAM单元，增加了芯片的面积开销和功耗。

技术实现思路

[0004]针对现有技术中的问题，本专利技术实施例提供一种非易失性存储器及其数据处理方法，能够至少部分地解决现有技术中存在的问题。
[0005]第一方面，本专利技术提出一种非易失性存储器，包括控制器、译码器和存储器阵列，其中：
[0006]所述控制器分别与所述译码器和所述存储器阵列相连；
[0007]所述存储器阵列包括真随机数发生单元和物理不可克隆函数单元，所述真随机数发生单元用于产生随机数序列，所述控制器根据所述随机数序列和预设算法生成随机字符串，并将生成的随机字符串存储到所述物理不可克隆函数单元形成物理不可克隆函数。
[0008]进一步地，所述真随机数发生单元和所述物理不可克隆函数单元设置在所述存储器阵列的同一个存储块上。
[0009]进一步地，所述真随机数发生单元和所述物理不可克隆函数单元设置在所述存储器阵列的不同存储块上。
[0010]第二方面，本专利技术提供一种采用上述任一实施例所述的非易失性存储器的数据处理方法，包括：
[0011]控制器从真随机数发生单元中读取随机数序列；其中，所述随机数序列是预先生成的；
[0012]所述控制器基于预设算法对所述随机数序列中的每段随机数进行加密处理，获得每段随机数对应的随机字符串；
[0013]所述控制器将每段随机数对应的随机字符串存储到物理不可克隆单元形成物理
不可克隆函数。
[0014]进一步地，生成所述随机数序列的步骤包括：
[0015]所述控制器通过所述真随机数发生单元产生随机数序列；
[0016]所述控制器将所述随机数序列存储到所述真随机数发生单元。
[0017]进一步地，所述非易失性存储器的数据处理方法还包括：
[0018]所述控制器接收重置指令，将所述物理不可克隆函数单元存储的随机字符串清空。
[0019]进一步地，所述非易失性存储器的数据处理方法还包括：
[0020]所述控制器接收重构指令，并从所述真随机数发生单元中读取随机数序列；
[0021]所述控制器基于所述预设算法对所述随机数序列中的每段随机数进行加密处理，获得每段随机数对应的随机字符串；
[0022]所述控制器将每段随机数对应的随机字符串存储到物理不可克隆单元形成物理不可克隆函数。
[0023]进一步地，所述非易失性存储器的数据处理方法还包括：
[0024]所述控制器接收刷新指令以刷新所述真随机数发生单元中存储的随机数序列，进而实现物理不可克隆函数的刷新。
[0025]第三方面，本专利技术提供一种硬件加密芯片，包括上述任一实施例所述的非易失性存储器。
[0026]第四方面，本专利技术提供一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器包括上述实施例所述的硬件加密芯片。
[0027]本专利技术实施例提供的非易失性存储器及其数据处理方法，包括控制器、译码器和存储器阵列，控制器分别与译码器和存储器阵列相连，存储器阵列包括真随机数发生单元和物理不可克隆函数单元，真随机数发生单元用于产生随机数序列，控制器根据随机数序列和预设算法生成随机字符串，并将生成的随机字符串存储到所述物理不可克隆函数单元形成物理不可克隆函数，利用存储器阵列实现随机字符串的生成和存储，从而实现PUF与存储器的复用以及PUF的刷新，无需使用外部独立的TRNG，减少了硬件安全电路的体积。
附图说明
[0028]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
[0029]图1是本专利技术一实施例提供的非易失性存储器的结构示意图。
[0030]图2是本专利技术一实施例提供的非易失性存储器的数据处理方法的流程示意图。
[0031]图3是本专利技术另一实施例提供的非易失性存储器的数据处理方法的流程示意图。
[0032]图4是本专利技术又一实施例提供的非易失性存储器的数据处理方法的流程示意图。
[0033]图5是本专利技术再一实施例提供的非易失性存储器的数据处理方法的流程示意图。
[0034]图6是本专利技术一实施例提供的计算机设备的实体结构示意图。
具体实施方式
[0035]为使本专利技术实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本专利技术实施例做进一步详细说明。在此，本专利技术的示意性实施例及其说明用于解释本专利技术，但并不作为对本专利技术的限定。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
[0036]为了便于理解本申请提供的技术方案，下面先对本申请技术方案的相关内容进行说明。
[0037]物理不可克隆函数：PUF是一种利用芯片内部特征来实现高安全性硬件防护功能的低成本硬件安全原语。对PUF电路输入一定的激励，可以得到唯一对应的随机输出响应，不同的激励将得到不同的输出响应；另外，由于芯片间物理偏差的存在，相同电路结构的不同PUF电路对于相同的输入激励，也将得到不同的输出响应。PUF可用作生成密钥或芯片的识别ID。
[0038]图1是本专利技术一实施例提供的非易失性存储器的结构示意图，如图1所示，本专利技术实施例提供的非易失性存储器包括控制器1、译码器2和存储器阵列3，其中：
[0039]控制器1分别与译码器2和存储器阵列3相连；
[0040]存储器阵列3包括真随机数发生单元31和物理不可克隆函数单元32，真随机数发生单元31用于产生随机数序列，控制器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器，其特征在于，包括控制器、译码器和存储器阵列，其中：所述控制器分别与所述译码器和所述存储器阵列相连；所述存储器阵列包括真随机数发生单元和物理不可克隆函数单元，所述真随机数发生单元用于产生随机数序列，所述控制器根据所述随机数序列和预设算法生成随机字符串，并将生成的随机字符串存储到所述物理不可克隆函数单元形成物理不可克隆函数。2.根据权利要求1所述的非易失性存储器，其特征在于，所述真随机数发生单元和所述物理不可克隆函数单元设置在所述存储器阵列的同一个存储块上。3.根据权利要求1所述的非易失性存储器，其特征在于，所述真随机数发生单元和所述物理不可克隆函数单元设置在所述存储器阵列的不同存储块上。4.一种采用权利要求1至3任一项所述的非易失性存储器的数据处理方法，其特征在于，包括：控制器从真随机数发生单元中读取随机数序列；其中，所述随机数序列是预先生成的；所述控制器基于预设算法对所述随机数序列中的每段随机数进行加密处理，获得每段随机数对应的随机字符串；所述控制器将每段随机数对应的随机字符串存储到物理不可克隆单元形成物理不可克隆函数。5.根据权利要求4所述的方法，其特征...

【专利技术属性】
技术研发人员：侯正义，王昭昊，王朝，王旻，赵巍胜，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：