静电放电器件和包括该静电放电器件的静电放电保护电路制造技术

提供一种具有小尺寸、低导通电压和低导通电阻的静电放电(ESD)器件以及包括该ESD器件的ESD保护电路。ESD器件包括：阱，形成在衬底中，以具有第一导电类型；有源区域，被限定在衬底的上部；多个鳍，在第一方向上延伸，以具有从衬底突出的结构；第一导电杂质区域，使用第一导电杂质形成；第二导电杂质区域，使用第二导电杂质形成；以及鳍切割隔离区域，在第一方向上设置在第一导电杂质区域与第二导电杂质区域之间，以切割每一个鳍，其中，鳍切割隔离区域的底表面高于有源区域的底表面。的底表面高于有源区域的底表面。的底表面高于有源区域的底表面。

【技术实现步骤摘要】
静电放电器件和包括该静电放电器件的静电放电保护电路
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2020年6月9日向韩国知识产权局递交的韩国专利申请No.10
‑
2020
‑
0069849的优先权，该申请的公开通过全文引用并入本文中。


[0003]本专利技术构思涉及静电放电(ESD)器件，更具体地涉及包括鳍结构的ESD器件和包括该ESD器件的ESD保护电路。

技术介绍

[0004]半导体器件由于各种原因可能会暴露于瞬时电压为3,000V的静电。当半导体器件暴露于静电时，半导体器件的晶体管的栅极绝缘层可能被击穿，或者在晶体管的金属
‑
硅键合中可能出现键合尖峰，导致半导体器件的击穿或损坏。因此，静电可能对半导体器件的可靠性产生不利影响。将ESD器件或ESD保护电路应用于电子器件以防止半导体器件被静电损坏。然而，随着近来电子器件的高度集成，芯片尺寸逐渐减小，因此进行了研究以减小ESD器件或ESD保护电路的尺寸同时保持对静电的耐受性。
专利
技术实现思路

本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电放电ESD器件，包括：阱，形成在衬底中，所述阱具有第一导电类型，并且具有形成在所述衬底的上部处的有源区域；多个鳍，以从所述衬底突出的方式在第一方向上跨所述阱延伸，所述多个鳍在垂直于所述第一方向的第二方向上彼此间隔开；第一导电杂质区域，通过使用第一导电杂质掺杂所述多个鳍中的每一个鳍的一部分来形成所述第一导电杂质区域；第二导电杂质区域，通过使用具有与所述第一导电类型不同的第二导电类型的第二导电杂质掺杂所述多个鳍中的每一个鳍的一部分来形成所述第二导电杂质区域，所述第二导电杂质区域被设置为在所述第一方向上与所述第一导电杂质区域分开；以及鳍切割隔离区域，在所述多个鳍中的每一个中在所述第一方向上被设置在所述第一导电杂质区域与所述第二导电杂质区域之间，以将所述多个鳍中的每一个至少切割为第一鳍部分和第二鳍部分，其中，所述鳍切割隔离区域的底表面高于所述有源区域的底表面。2.根据权利要求1所述的ESD器件，其中，所述鳍切割隔离区域的底表面高于所述衬底的顶表面。3.根据权利要求1所述的ESD器件，其中，所述第一鳍部分下方的所述有源区域的第一部分和所述第二鳍部分下方的所述有源区域的第二部分通过所述鳍切割隔离区域下方的所述有源区域的第三部分彼此连接。4.根据权利要求1所述的ESD器件，还包括多个栅极线，所述多个栅极线被设置为在所述第一方向上彼此分开以覆盖所述多个鳍中的每一个鳍的一部分并在所述第二方向上延伸，其中，所述第一导电杂质区域和所述第二导电杂质区域中的每一个在所述第一方向上被设置在彼此相邻的两个栅极线之间。5.根据权利要求4所述的ESD器件，其中，所述鳍切割隔离区域的下部填充有隔离绝缘层，所述多个栅极线中的第一栅极线的第一部分和所述多个栅极线中的第二栅极线的第一部分被设置在所述鳍切割隔离区域中，所述第一栅极线的第一部分和所述第二栅极线的第一部分覆盖对应鳍的侧表面和所述隔离绝缘层的顶表面，以及在所述鳍切割隔离区域中，所述第一栅极线的第一部分和所述第二栅极线的第一部分彼此分离，在所述第一栅极线与所述第二栅极线之间没有第三栅极线。6.根据权利要求5所述的ESD器件，其中，在所述鳍切口隔离区域中，在所述第一方向上的所述第一栅极线与所述第二栅极线之间的距离为100nm或更小。7.根据权利要求1所述的ESD器件，还包括触点，所述触点接触所述第一导电杂质区域和所述第二导电杂质区域中的每一个，其中，所述触点被配置为施加电源电压、信号电压或接地电压之一。8.根据权利要求1所述的ESD器件，其中，所述第一导电类型是N型，并且所述第二导电类型是P型，以及
所述ESD器件具有P型二极管结构，其中，所述第二导电杂质区域被设置在所述多个鳍中的每一个鳍的中心，并且所述第一导电杂质区域在所述第一方向上被设置在所述第二导电杂质区域的两侧，或者所述ESD器件具有N型二极管结构，其中，所述第一导电杂质区域被设置在所述多个鳍中的每一个鳍的中心，并且所述第二导电杂质区域在所述第一方向上被设置在所述第一导电杂质区域的两侧。9.根据权利要求8所述的ESD器件，其中，所述ESD器件具有条形结构，其中所述第一导电杂质区域和所述第二导电杂质区域中的每一个在所述第二方向上延伸，或者所述ESD器件具有环形结构，其中所述第二导电杂质区域以环状围绕所述第一导电杂质区域，或者所述第一导电杂质区域以环状围绕所述第二导电杂质区域。10.根据权利要求1所述的ESD器件，包括全围绕栅GAA结构或多桥沟道MBC结构。11.一种静电放电ESD器件，包括：阱，形成在衬底中，所述阱具有第一导电类型；多个鳍，以从所述衬底突出的方式在第一方向上跨所述阱延伸，所述多个鳍在垂直于所述第一方向的第二方向上彼此间隔开；第一导电杂质区域，通过使用第一导电杂质掺杂所述多个鳍中的每一个鳍的一部分来形成所述第一导电杂质区域；第二导电杂质区域，通过使用具有与所述第一导电类型不同的第二导电类型的第二导电杂质掺杂所述多个鳍中的每一个鳍的一部分来形成所述第二导电杂质区域，所述第二导电杂质区域被设置为在所述第一方向上与所述第一导电杂质分开；鳍切割隔离区域，在所述多个鳍中的每一个中在所述第一方向上被设置在所述第一导电杂质区域与所述第二导电杂质区域之间，以将所述多个鳍中的每一个至少切割为第一鳍部分和第二鳍部分；多个栅极线，被设置为在所述第一方向上彼此分开以覆盖所述多个鳍中的每一个鳍的一部分并在所述第二方向上延伸；以及触点，接触所述第一导电杂质区域和所述第二导电杂质区域中的每一个，其中，有源区域被形成在所述阱的上部，以及其中，所述第一鳍部分下方的所述有源区域的第一部分和所述第二鳍部分下方的所述有源区域的第二部分通过所述鳍切割隔离区域下方的所...

【专利技术属性】
技术研发人员：金锡震，李美珍，全燦熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：