半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构包括：栅极结构，位于器件区的基底上；源区，位于栅极结构一侧器件区的基底中；漏区，位于栅极结构另一侧器件区的基底中；底部介质层，位于栅极结构侧部的基底上且覆盖源区和漏区；顶部介质层，位于底部介质层上且覆盖栅极结构；散热结构，位于隔离区的顶部介质层中；散热结构位于源区背向栅极结构的一侧，或位于漏区背向栅极结构的一侧，或位于源区背向栅极结构的一侧和漏区背向栅极结构的一侧；散热结构包括一层或多层相连的导热层。在器件工作时，器件产生的热量能够通过散热结构传导出去，从而有利于提高器件的散热效率，相应改善器件的自热效应，进而有利于提升半导体结构的性能。进而有利于提升半导体结构的性能。进而有利于提升半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
[0003]因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，改善器件的自热效应，进而有利于提升半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，包括分立的器件区和位于器件区之间的隔离区；栅极结构，位于所述器件区的基底上；源区，位于所述栅极结构一侧的器件区的基底中；漏区，位于所述栅极结构另一侧的器件区的基底中；底部介质层，位于所述栅极结构侧部的基底上且覆盖源区和漏区；顶部介质层，位于所述底部介质层上且覆盖所述栅极结构；散热结构，位于所述隔离区的顶部介质层中；所述散热结构位于所述源区背向栅极结构的一侧，或者，位于所述漏区背向栅极结构的一侧，或者，位于所述源区背向栅极结构的一侧和漏区背向栅极结构的一侧；所述散热结构包括一层或多层相连的导热层。
[0006]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，包括多个分立的器件区和位于器件区之间的隔离区，所述器件区的基底上形成有栅极结构，所述栅极结构一侧的器件区的基底中形成有源区，所述栅极结构另一侧的器件区的基底中形成有漏区，所述栅极结构侧部的基底上形成有覆盖所述源区和漏区的底部介质层；在所述底部介质层上形成覆盖所述栅极结构的顶部介质层、以及位于所述隔离区的顶部介质层中的散热结构；所述散热结构位于所述源区背向栅极结构的一侧，或者，位于所述漏区背向栅极结构的一侧，或者，位于所述源区背向栅极结构的一侧、以及所述漏区背向栅极结构的一侧；所述散热结构包括一层或多层相连的导热层。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例的半导体结构中，还设置有位于所述隔离区的顶部介质层中的散热结构；所述散热结构位于所述源区背向栅极结构的一侧，或者，位于所述漏区背向栅极结构的一侧，或者，位于所述源区背向栅极结构的一侧和漏区背向栅极结构的一侧；所述散热结构包括一层或多层相连的导热层；通过设置所述散热结构，在器件工作时，器件产生的热量能够通过所述散热结构传导出去，从而有利于提高器件的散热效率，相应改善器件的自热效应(Self-Heating Effect，SHE)，进而有利于提升半导体结构的性能。
附图说明
[0009]图1至图10是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0010]由
技术介绍
可知，目前半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制。
[0011]但是，FinFET器件的鳍部的宽度较小，在器件工作时产生的热量难以通过鳍部散发出去，这容易导致器件的散热性能较差，进而导致器件的性能不佳。
[0012]为了解决所述技术问题，本专利技术实施例提供一种半导体结构，包括：基底，包括分立的器件区和位于器件区之间的隔离区；栅极结构，位于所述器件区的基底上；源区，位于所述栅极结构一侧的器件区的基底中；漏区，位于所述栅极结构另一侧的器件区的基底中；底部介质层，位于所述栅极结构侧部的基底上且覆盖源区和漏区；顶部介质层，位于所述底部介质层上且覆盖所述栅极结构；散热结构，位于所述隔离区的顶部介质层中；所述散热结构位于所述源区背向栅极结构的一侧，或者，位于所述漏区背向栅极结构的一侧，或者，位于所述源区背向栅极结构的一侧和漏区背向栅极结构的一侧；所述散热结构包括一层或多层相连的导热层。
[0013]本专利技术实施例的半导体结构中，还形成有位于所述隔离区的顶部介质层中的散热结构；所述散热结构位于所述源区背向栅极结构的一侧，或者，位于所述漏区背向栅极结构的一侧，或者，位于所述源区背向栅极结构的一侧和漏区背向栅极结构的一侧；所述散热结构包括一层或多层相连的导热层；通过设置所述散热结构，在器件工作时，器件产生的热量能够通过所述散热结构传导出去，从而有利于提高器件的散热效率，相应改善器件的自热效应(Self-Heating Effect，SHE)，进而有利于提升半导体结构的性能。
[0014]为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。
[0015]结合参考图9和图10，示出了本专利技术半导体结构一实施例的结构示意图。其中，图9为俯视图，图10为图9在B-B1位置处的剖面图。
[0016]所述半导体结构包括：基底，包括分立的器件区I和位于器件区I之间的隔离区II；栅极结构120(如图6所示)，位于所述器件区I的基底上；源区130(如图6所示)，位于所述栅极结构120一侧的器件区I的基底中；漏区140(如图6所示)，位于所述栅极结构120另一侧的
器件区I的基底中；底部介质层150(如图6所示)，位于所述栅极结构120侧部的基底上且覆盖源区130和漏区140；顶部介质层185，位于所述底部介质层150上且覆盖所述栅极结构120；散热结构180，位于所述隔离区II的顶部介质层185中；所述散热结构180位于所述源区130背向栅极结构120的一侧，或者，位于所述漏区140背向栅极结构120的一侧，或者，位于所述源区130背向栅极结构120的一侧和漏区140背向栅极结构120的一侧；所述散热结构180包括一层或多层相连的导热层80。
[0017]本专利技术实施例提供的半导体结构中，还设置有位于所述隔离区II的顶部介质层185中的散热结构180；所述散热结构180位于所述源区130背向栅极结构120的一侧，或者，位于所述漏区140背向栅极结构120的一侧，或者，位于所述源区130背向栅极结构120的一侧、以及所述漏区140背向栅极结构1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括分立的器件区和位于器件区之间的隔离区；栅极结构，位于所述器件区的基底上；源区，位于所述栅极结构一侧的器件区的基底中；漏区，位于所述栅极结构另一侧的器件区的基底中；底部介质层，位于所述栅极结构侧部的基底上且覆盖源区和漏区；顶部介质层，位于所述底部介质层上且覆盖所述栅极结构；散热结构，位于所述隔离区的顶部介质层中；所述散热结构位于所述源区背向栅极结构的一侧，或者，位于所述漏区背向栅极结构的一侧，或者，位于所述源区背向栅极结构的一侧和漏区背向栅极结构的一侧；所述散热结构包括一层或多层相连的导热层。2.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底和多个分立于所述器件区衬底上的鳍部；所述栅极结构横跨多个所述鳍部，且覆盖所述鳍部的部分顶部和部分侧壁；所述源区位于所述栅极结构一侧的鳍部中，所述漏区位于所述栅极结构另一侧的鳍部中。3.如权利要求1所述的半导体结构，其特征在于，所述顶部介质层包括一层第一介质层；所述散热结构包括一层的导热层，所述导热层位于所述第一介质层中；或者，所述顶部介质层包括多层堆叠的第一介质层；所述散热结构包括多层的导热层，所述导热层位于所述第一介质层中；其中，最靠近基底的一个导热层为底部导热层，位于所述底部导热层上方的每一个导热层为顶部导热层；所述散热结构还包括：第一插塞结构，位于每一个所述顶部导热层下方的第一介质层中且与所述顶部导热层相连；所述第一插塞结构与位于其下方的一个导热层的顶部相接触。4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：源区接触层，贯穿所述源区上方的底部介质层且与源区相接触；漏区接触层，贯穿所述漏区上方的底部介质层且与漏区相接触；第二介质层，位于所述顶部介质层与底部介质层之间；源极互连结构，位于所述器件区的第二介质层中且与源区接触层的顶面相接触；漏极互连结构，位于所述器件区的第二介质层中且与漏区接触层的顶面相接触。5.如权利要求1所述的半导体结构，其特征在于，当散热结构位于源区背向栅极结构的一侧时，所述散热结构与所述源区的距离为2nm至8nm；当散热结构位于漏区背向栅极结构的一侧时，所述散热结构与漏区之间的距离为2nm至8nm。6.如权利要求4所述的半导体结构，其特征在于，所述散热结构包括一层的导热层，所述导热层作为底部导热层；或者，所述散热结构包括多层的导热层，最靠近基底的一个导热层作为底部导热层；当所述散热结构位于源区背向栅极结构的一侧时，所述半导体结构还包括：源极连接层，位于所述源极互连结构背向栅极结构一侧的第二介质层中，所述源极连接层的侧壁与源极互连结构相接触，所述源极连接层还延伸至所述底部导热层下方的第二介质层中；所述散热结构还包括：第二插塞结构，位于所述源极连接层与所述底部导热层之间的
第一介质层中且与所述底部导热层相连，所述第二插塞结构的底部与所述源极连接层的顶面相接触。7.如权利要求4所述的半导体结构，其特征在于，所述散热结构包括一层的导热层，所述导热层作为底部导热层；或者，所述散热结构包括多层的导热层，最靠近基底的一个导热层作为底部导热层；当所述散热结构位于漏区背向栅极的一侧时，所述半导体结构还包括：漏极连接层，位于所述漏极互连结构背向栅极结构一侧的第二介质层中，所述漏极连接层的侧壁与漏极互连结构相接触，所述漏极连接层还延伸至所述底部导热层下方的第二介质层中；所述散热结构还包括：第三插塞结构，位于所述漏极连接层与所述底部导热层之间的第一介质层中且与所述底部导热层相连，所述第三插塞结构的底部与所述漏极连接层的顶面相接触。8.如权利要求1所述的半导体结构，其特征在于，所述导热层的材料的热导率至少为150W/mK。9.如权利要求3所述的半导体结构，其特征在于，所述第一插塞结构的材料为金属材料。10.如权利要求6所述的半导体结构，其特征在于，所述第二插塞结构的材料为金属材料。11.如权利要求7所述的半导体结构，其特征在于，所述第三插塞结构的材料为金属材料。12.如权利要求1所述的半导体结构，其特征在于...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：