半导体器件制造技术

一种半导体器件包括：栅电极，所述栅电极在垂直于衬底的上表面的第一方向上堆叠并且彼此间隔开；层间绝缘层，所述层间绝缘层与所述栅电极交替堆叠在所述衬底上；沟道结构，所述沟道结构延伸穿过所述栅电极；和分隔区域，所述分隔区域在所述第一方向上延伸穿过所述栅电极，并且在垂直于所述第一方向的第二方向上延伸，其中，每个所述栅电极包括顺序堆叠的第一导电层和第二导电层，所述第二导电层包括金属氮化物，并且其中，所述第一导电层和所述第二导电层均与所述分隔区域物理接触。第二导电层均与所述分隔区域物理接触。第二导电层均与所述分隔区域物理接触。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年6月5日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0068105的优先权，其公开内容通过引用整体合并于此。


[0003]本专利技术构思涉及半导体器件，并且更具体地，涉及包括栅电极的半导体器件，该栅电极包括顺序堆叠的导电层。

技术介绍

[0004]因为半导体器件可能需要高容量的数据处理能力，即使它们的体积越来越小，所以可能有必要提高构成这种半导体器件的半导体元件的集成度。因此，作为改善半导体器件的集成度的一种方法，已经提出了具有垂直晶体管结构而不是传统的平面晶体管结构的半导体器件。

技术实现思路

[0005]本专利技术构思的一方面在于提供具有改善的可靠性的半导体器件。
[0006]根据本专利技术构思的一方面，半导体器件包括：栅电极，所述栅电极在垂直于衬底的上表面的第一方向上堆叠并且彼此间隔开；层间绝缘层，所述层间绝缘层与所述栅电极交替堆叠在所述衬底上；沟道结构，所述沟道结构延伸本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：栅电极，所述栅电极在垂直于衬底的上表面的第一方向上堆叠并且彼此间隔开；层间绝缘层，所述层间绝缘层与所述栅电极交替堆叠在所述衬底上；沟道结构，所述沟道结构延伸穿过所述栅电极；和分隔区域，所述分隔区域在所述第一方向上延伸穿过所述栅电极，并且在垂直于所述第一方向的第二方向上延伸，其中，每个所述栅电极包括顺序堆叠的第一导电层和第二导电层，所述第二导电层包括金属氮化物，并且其中，所述第一导电层和所述第二导电层均与所述分隔区域物理接触。2.根据权利要求1所述的半导体器件，其中，所述第一导电层位于所述第二导电层的上表面、下表面和第一侧表面上，并且所述第二导电层的第二侧表面与所述分隔区域物理接触。3.根据权利要求1所述的半导体器件，其中，所述第一导电层包括钨、钼和/或铜。4.根据权利要求1所述的半导体器件，其中，所述第二导电层包括氮化钛、氮化钽和/或氮化钨。5.根据权利要求1所述的半导体器件，其中，每个所述栅电极还包括位于相应的所述层间绝缘层与所述第一导电层之间的阻挡金属层，其中，所述阻挡金属层与所述分隔区域物理接触。6.根据权利要求1所述的半导体器件，其中，所述第二导电层具有相对于所述第一导电层朝向所述分隔区域突出的区域。7.根据权利要求6所述的半导体器件，其中，每个所述栅电极还包括位于相应的所述层间绝缘层与所述第一导电层之间的阻挡金属层，其中，所述阻挡金属层与所述分隔区域物理接触，并且所述阻挡金属层相对于所述第一导电层的与所述分隔区域接触的表面进一步朝向所述分隔区域突出。8.根据权利要求1所述的半导体器件，其中，所述层间绝缘层相对于所述栅电极朝向所述分隔区域突出。9.根据权利要求1所述的半导体器件，其中，所述第二导电层在所述第一方向上的厚度在沿所述第一方向相邻的所述层间绝缘层之间的间隔的1％至30％的范围内。10.根据权利要求1所述的半导体器件，其中，所述第二导电层在所述第一方向上的厚度在沿所述第一方向相邻的所述层间绝缘层之间的间隔的10％至20％的范围内。11.根据权利要求1所述的半导体器件，其中，所述第二导电层在所述第一方向上的厚度在0.5nm至8nm的范围内。12.根据权利要求1所述的半导体器件，其中，所述第二导电层在所述第一方向上的厚度在1nm至5nm的范围内。13.根据权利要求1所述的半导体器件，其中，所述第一导电层的在相邻的所述层间绝缘层与所述第二导电层之间的在所述第一方向上的厚度是基本上均匀的，并且所述第二导电层在所述第一方向上的厚度是...

【专利技术属性】
技术研发人员：韩赫，金台镛，李根，李正吉，林泰洙，崔韩梅，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：