半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、位于衬底上的栅极结构以及位于栅极结构两侧的源漏掺杂层，基底上形成有覆盖栅极结构和源漏掺杂层的第一介电材料层；刻蚀第一介电材料层，形成露出源漏掺杂层或者栅极结构的开口，剩余的第一介电材料层作为第一介电层；在开口中形成接触插塞；刻蚀部分厚度的第一介电层，在接触插塞的顶部之间形成凹槽；在凹槽中形成第二介电层，第二介电层的介电常数低于第一介电层的介电常数。本发明专利技术实施例中，所述第二介电层的绝缘性优于所述第一介电层的绝缘性，因此所述第二介电层使得相邻所述接触插塞的顶部不易发生桥接，有利于优化半导体结构的电学性能。利于优化半导体结构的电学性能。利于优化半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以超低k层间介电层作为隔离各金属内连线的介电材料，互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管(FET)的器件，然后在集成电路制造后段制程(Back End of Line，BEOL)中形成互连结构。
[0003]正如摩尔定律所预测的，半导体衬底尺寸的不断缩小，以及为了提高器件的性能在半导体衬底上形成了更多的晶体管，采用互连结构来连接晶体管是必然的选择。然而相对于元器件的微型化和集成度的增加，电路中导体连线数目不断的增多，互连结构的形成质量对电路连接的可靠性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括衬底、位于所述衬底上的栅极结构以及位于栅极结构两侧的源漏掺杂层，所述基底上形成有覆盖所述栅极结构和源漏掺杂层的第一介电材料层；刻蚀所述第一介电材料层，形成露出所述源漏掺杂层或者栅极结构的开口，剩余的所述第一介电材料层作为第一介电层；在所述开口中形成接触插塞；刻蚀部分厚度的所述第一介电层，在所述接触插塞的顶部之间形成凹槽；在所述凹槽中形成第二介电层，所述第二介电层的介电常数低于所述第一介电层的介电常数。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二介电层的材料包括SiN。3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述凹槽中形成第二介电层的步骤包括：形成保形覆盖所述凹槽以及接触插塞的第二介电材料层；去除高于所述接触插塞的第二介电材料层，剩余的位于所述凹槽中的所述第二介电材料层作为第二介电层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺、物理气相沉积工艺或者化学气相沉积工艺形成所述第二介电材料层。5.如权利要求1所述的半导体结构的形成方法，其特征在于，以垂直于所述栅极结构的延伸方向为横向，形成所述开口的步骤中，所述开口的顶部横向尺寸大于所述开口的底部横向尺寸。6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述开口的步骤包括：在所述第一介电材料层上形成遮挡层；以所述遮挡层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一介电材料层，在所述第一介电材料层中形成初始开口；采用各向同性的干法刻蚀工艺刻蚀所述初始开口的顶部，形成开口，剩余的所述第一介电材料层作为第一介电层。7.如权利要求1或5所述的半导体结构的形成方法，其特征在于，刻蚀部分厚度的所述第一介电层，形成凹槽的过程中，所述凹槽的深度为2纳米至5纳米。8.如权利要求1或5所述的半导体结构的形成方法，其特征在于，以垂直于所述栅极结构的延伸方向为横向，形成所述凹槽的过程中，所述凹槽顶部的横向尺寸为10纳米至16纳米。9.如权利要求1或5所述的半导体结构的形成方法，其特征在于，采用各向同性干法刻蚀工艺刻蚀部分厚度的所述第一介电层，在所述接触插塞的顶部之间形成凹槽。10.如权利要求9所述的半导体结构的形成方法，其特征...

【专利技术属性】
技术研发人员：于海龙，荆学珍，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：