集成电路制造技术

本公开的实施例涉及一种集成电路。该集成电路包括：包含在半导体衬底中的第一半导体阱和包含在第一半导体阱中的第二半导体阱，以及电容元件，该电容元件包括第一电极和第二电极，其中第一电极包括至少一个竖直导电结构，填充竖直延伸到第一半导体阱中的沟槽。竖直导电结构通过覆盖基部和沟槽侧面的介电封包与第一半导体阱电隔离。竖直导电结构至少在沟槽的一个纵向端部穿透第二半导体阱。第二电极包括第一半导体阱和第二半导体阱。利用本公开的实施例，在集成电路的设计的尺寸和灵活性方面是有利的。是有利的。是有利的。

【技术实现步骤摘要】
集成电路


[0001]实施例和实现方式涉及集成电路(特别是集成电容元件)。

技术介绍

[0002]在集成电路中，通常提供了电容元件，例如，以解耦电源电压。
[0003]常规地，关于这点由于低生产成本而提供了金属氧化物半导体(MOS)型电容元件(除了为晶体管设想的步骤之外，没有专门用于生产的步骤)。实际上，常规MOS电容元件具有常规CMOS(“互补金属氧化物半导体”)晶体管平面栅极结构，其中导电栅极区域形成电容元件的一个电极，而半导体区域(衬底或阱)形成电容元件的另一个电极。
[0004]也就是说，常规MOS电容元件的性能不是最佳的，特别是在高漏电流和相对较低的每单位表面积电容值方面。
[0005]此外，出于使用的灵活性以及由于反转模式可以在电容值的电压中具有优越的稳定性的原因，在累积模式和反转模式中设计兼容的MOS电容元件是被期望的。
[0006]根据形成电容元件的半导体衬底或半导体阱的N或P型导电性，相对于电容元件的使用，极化半导体区域可以是有问题的。
[0007]例如，为了使P型阱具有非零正电势，设计本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包括：第一导电类型的第一掺杂半导体阱，被包含在半导体衬底中；第二导电类型的第二掺杂半导体阱，所述第二导电类型与所述第一导电类型相对，所述第二掺杂半导体阱被包含在所述第一掺杂半导体阱中；以及电容元件，包括第一电极和第二电极；其中所述电容元件的所述第一电极包括至少一个竖直导电结构，所述竖直导电结构填充竖直延伸到所述第一掺杂半导体阱中的沟槽，所述竖直导电结构通过覆盖所述沟槽的基部和侧面的介电包封层与所述第一掺杂半导体阱电隔离；其中所述沟槽纵向延伸，以在所述沟槽的第一纵向端部处穿透到所述第二掺杂半导体阱中；其中在所述沟槽内的所述竖直导电结构存在于所述沟槽的所述第一纵向端部处；以及其中所述电容元件的所述第二电极包括所述第一掺杂半导体阱和所述第二掺杂半导体阱。2.根据权利要求1所述的集成电路，其特征在于，所述第二掺杂半导体阱具有环形形状，所述环形形状限定所述第一掺杂半导体阱的内部区域以及所述第一掺杂半导体阱的外部区域，并且其中所述至少一个竖直导电结构存在于所述第一掺杂半导体阱的所述内部区域内，并且在所述沟槽的所述第一纵向端部处穿透到所述第二掺杂半导体阱中。3.根据权利要求2所述的集成电路，其特征在于，所述沟槽纵向延伸以在所述沟槽的第二纵向端部处穿透到所述第二掺杂半导体阱中，所述沟槽的所述第二纵向端部与所述沟槽的所述第一纵向端部相对，以及其中所述至少一个竖直导电结构纵向穿过所述第一掺杂半导体阱的整个所述内部区域，并且在所述沟槽的所述第一纵向端部和所述第二纵向端部处穿透到所述第二掺杂半导体阱中。4.根据权利要求2所述的集成电路，其特征在于，还包括：所述第一导电类型的掺杂半导体区域，被竖直定位在所述第二掺杂半导体阱的基部之下，所述掺杂半导体区域与所述第一掺杂...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：