一种fanout布线的PCB板制造技术

本申请公开了一种fanout布线的PCB板，该PCB板上包括：2颗AC电容、差分走线和2对via孔，任一AC电容通过焊盘连接至PCB板上，且每个AC电容与两个焊盘相匹配，AC电容通过差分走线连接，差分走线经由一对via孔从PCB板的表层到达内层，并经由另一对via孔从PCB板的内层到达表层，任一焊盘的边缘与一个via孔的边缘相切。通过本申请，能够将AC电容的差分fanout由两个不连续点减少为1个不连续点，进而大大减少信号传输过程中的衰减和反射，有利于提高信号完整性，还有利于节省PCB板的布线空间。还有利于节省PCB板的布线空间。还有利于节省PCB板的布线空间。

【技术实现步骤摘要】
一种fanout布线的PCB板


[0001]本申请涉及PCB(Printed Circuit Board，印刷电路板)板布线设计
，特别是涉及一种fanout布线的PCB板。

技术介绍

[0002]在PCB板布线设计
，信号的完整性，即SI(Signal integrity信号完整性)，是一个重要的问题。而影响信号完整性的因素主要有：串扰、衰减和反射。为了减少这些因素对信号完整性的影响，如何设计PCB板，在信号传输路径上尽量减少阻抗的不连续性，是个重要的技术问题。
[0003]目前，减少阻抗不连续性的方法参见图1和图2所示。由图1和图2可知，在设计PCB板时，串联AC耦合电容的差分从表层以差分形式引线出来后，在很短的距离内下via孔到内层，再从内层走差分到需要的地方。在进行挖空时，AC耦合电容的pin是隔层参考，只相邻的一层挖空，via孔处所有层都挖空。
[0004]然而，目前减少阻抗不连续性的方法中，存在2个传输距离非常近的不连续点：AC耦合电容pin部分和打via孔换层部分都是不连续点。这些不连续点的信号来回反射，会造成信号严重的衰减和串扰，使得信号完整性较差。

技术实现思路

[0005]本申请提供了一种fanout布线的PCB板，以解决现有技术中的PCB板结构设计使得信号完整性较差的问题。
[0006]为了解决上述技术问题，本申请实施例公开了如下技术方案：
[0007]一种fanout布线的PCB板，所述PCB板上包括：2颗AC电容、差分走线和2对via孔，任一所述AC电容通过焊盘连接至PCB板上，且每个AC电容与两个焊盘相匹配，所述AC电容通过差分走线连接，所述差分走线经由一对所述via孔从PCB板的表层到达内层，并经由另一对所述via孔从PCB板的内层到达表层，任一焊盘与其所匹配的一个via孔接触连接。
[0008]可选地，所述AC电容的型号为：0402或者0201。
[0009]可选地，型号为0402的AC电容的封装间最小第一pinch值为40mil，型号为0201的AC电容的封装间最小第一pinch值为20mil，其中，所述第一pinch值为AC电容所匹配的两个焊盘的中心间距。
[0010]可选地，任意一对所述via孔的第二pinch值为30mil
‑
40mil，其中，所述第二pinch值为任意一对所述via孔的孔中心距离。
[0011]可选地，所述任一焊盘与其所匹配的一个via孔接触连接，具体为：任一焊盘的边缘与其所匹配的一个via孔的边缘相切。
[0012]可选地，所述任一焊盘与其所匹配的一个via孔接触连接，具体为：任一焊盘与其所匹配的一个via孔相交。
[0013]可选地，所述任一焊盘与其所匹配的一个via孔接触连接，具体为：任一焊盘与其
所匹配的一个via孔完全重叠。
[0014]本申请的实施例提供的技术方案可以包括以下有益效果：
[0015]本申请提供一种fanout布线的PCB板，该PCB板上主要包括：2颗AC电容、差分走线和2对via孔。其中，任一AC电容通过焊盘连接至PCB板上，且每个AC电容与两个焊盘相匹配，AC电容通过差分走线连接，差分走线经由一对via孔从PCB板的表层到达内层，并经由另一对via孔从PCB板的内层到达表层，任一焊盘的边缘与一个via孔的边缘相切。本实施例通过设置任一焊盘与其对应的via孔的接触连接，使得焊盘与via孔在距离上靠的最近，从而使焊盘与via孔成为一个整体，AC电容的差分fanout由两个不连续点减少为1个不连续点，进而大大减少信号传输过程中的衰减和反射，有利于提高信号完整性。而且，由于焊盘与via孔成为一个整体，AC电容的差分fanout由两个不连续点减少为1个不连续点，还能够节省PCB板的布线空间。
[0016]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
[0017]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
[0018]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为
技术介绍
的减少阻抗不连续性的方法中外层和内层走线示意图；
[0020]图2为
技术介绍
的减少阻抗不连续性的方法中挖空原理示意图；
[0021]图3为本申请实施例所提供的一种fanout布线的PCB板的结构示意图；
[0022]图4为本申请实施例中两种via孔的第二pinch值的结构示意图；
[0023]图5为0402封装类型的PCB板图样示意图；
[0024]图6为0201封装类型的PCB板图样示意图。
具体实施方式
[0025]为了使本
的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0026]为了更好地理解本申请，下面结合附图来详细解释本申请的实施方式。
[0027]参见图3，图3为本申请实施例所提供的一种fanout布线的PCB板的结构示意图。由图3可知，本实施例中的PCB板主要包括：2颗AC电容、差分走线和2对via孔。其中，任一AC电容通过焊盘连接至PCB板上，且每个AC电容与两个焊盘相匹配。AC电容通过差分走线连接，差分走线经由一对via孔从PCB板的表层到达内层，并经由另一对via孔从PCB板的内层到达表层，任一焊盘与其所匹配的一个via孔接触连接。
[0028]本实施例的PCB板中，任一焊盘与其所匹配的一个via孔接触连接这种位置关系，使得焊盘与via孔靠的最近，两者成为一个整体，从而将AC电容的差分fanout不连续点减少为1个不连续点，大大减少信号的衰减和反射，有利于提高信号完整性。而且，由于焊盘与via孔靠的最近，还能够有效节省PCB板的布线空间。
[0029]进一步地，本实施例中任一焊盘与其所匹配的一个via孔接触连接的位置关系主要包括三种：第一种为：任一焊盘的边缘与其所匹配的一个via孔的边缘相切。任一焊盘的边缘与一个via孔的边缘相切，由于任一AC电容匹配两个焊盘，每两个焊盘与一对via孔相匹配，整个PCB板中四个焊盘分别与一个via孔相切。
[0030]第二种位置关系为：任一焊盘与其所匹配的一个via孔相交。第三种位置关系为：任一焊盘与其所匹配的一个via孔完全重叠。这种结构设计，能够进一步提高信号完整性和节省PCB布线空间。
[0031本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种fanout布线的PCB板，其特征在于，所述PCB板上包括：2颗AC电容、差分走线和2对via孔，任一所述AC电容通过焊盘连接至PCB板上，且每个AC电容与两个焊盘相匹配，所述AC电容通过差分走线连接，所述差分走线经由一对所述via孔从PCB板的表层到达内层，并经由另一对所述via孔从PCB板的内层到达表层，任一焊盘与其所匹配的一个via孔接触连接。2.根据权利要求1所述的一种fanout布线的PCB板，其特征在于，所述AC电容的型号为：0402或者0201。3.根据权利要求2所述的一种fanout布线的PCB板，其特征在于，型号为0402的AC电容的封装间最小第一pinch值为40mil，型号为0201的AC电容的封装间最小第一pinch值为20mil，其中，所述第一pinch值为AC电容所匹配的两个焊盘的中心间距。4.根据权利要求1所述的一种fanout布线的PCB板...

【专利技术属性】
技术研发人员：刘丹，
申请(专利权)人：山东英信计算机技术有限公司，
类型：新型
国别省市：