采用错误计数器和内部地址生成的管芯上ECC制造技术

本发明专利技术涉及采用错误计数器和内部地址生成的管芯上ECC，以及涉及一种存储器子系统实现管理错误纠正信息。存储器装置对存储器位置的范围内部执行错误检测，并且对所检测的各错误使内部计数递增。存储器装置包括ECC逻辑，以生成指示内部计数与对存储器装置预设的错误的基准数量之间的差的错误结果。存储器装置能够向系统的关联主机提供错误结果，以便仅暴露所累加的错误数量，而没有从结合到系统中之前暴露内部错误。能够使存储器装置能够生成内部地址，以运行从存储器控制器所接收的命令。能够使存储器装置能够在经过在其中对错误计数的存储区的第一遍之后重置计数器。的存储区的第一遍之后重置计数器。的存储区的第一遍之后重置计数器。

【技术实现步骤摘要】
采用错误计数器和内部地址生成的管芯上ECC
[0001]本申请为分案申请，其母案的专利技术名称为“采用错误计数器和内部地址生成的管芯上ECC”，申请日为2016年5月27日，申请号为201680024940.1。
[0002]相关用例本申请是基于2015年5月31日提交的美国临时专利申请No. 62/168，828的非临时专利申请。本申请要求那个临时申请的优先权益。通过引用将临时申请结合于此。


[0003]本专利技术的实施例一般涉及存储器装置，以及更特定来说涉及提供选择性内部错误纠正信息的存储器。
[0004]著作权声明/许可本专利文档的公开的部分可包含受到著作权保护的资料。著作权所有者不反对任何人复制本专利文档或专利公开，因为它出现在专利和商标局专利文件或记录中，但在其他方面仍保留所有著作权权利。著作权声明适用于如下及其附图中所述的所有数据以及以下所述的任何软件：著作权
©
2015，Intel Corporation，著作权所有，不得翻印。

技术介绍

[0005]计算装置使用存储器装置来存储供处理器运本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种随机存取存储器（RAM）装置，包括：存储器阵列；以及错误检查和纠正（ECC）模块，用于对存储器阵列的多行执行ECC操作，所述ECC模块包括用于累加错误计数的计数器，所述错误计数要响应于在多行中的任何行中检测到错误而被递增，其中ECC模块用于作为累加的错误计数与要在递增错误结果之前达到的非零错误阈值之间的差来生成错误结果。2.根据权利要求1所述的RAM装置，其中所述ECC模块用于响应于由所述RAM装置发起错误检测测试而执行所述ECC操作。3.根据权利要求1所述的RAM装置，其中所述ECC模块用于在有界地址空间内对所述存储器阵列的所述多行执行ECC操作。4.根据权利要求1所述的RAM装置，其中所述ECC模块用于对所述存储器阵列的所有行执行ECC操作。5.根据权利要求1所述的RAM装置，其中所述ECC模块用于内部生成针对所述存储器阵列的所述多行的地址信息。6.根据权利要求5所述的RAM装置，其中所述ECC模块用于响应于检测到向先前测试的地址的地址翻转而自动重置所述累加的错误计数。7.根据权利要求1所述的RAM装置，其中所述ECC模块进一步包括用于存储所述错误结果以指示自部署到系统中以来的错误的数目的寄存器。8.根据权利要求7所述的RAM装置，其中所述寄存器包括可由关联的存储器控制器访问的寄存器。9.根据权利要求1所述的RAM装置，其中所述错误的基准数目包括在所述RAM装置的制造测试期间所检测到的错误的数目。10.根据权利要求1所述的RAM装置，其中所述RAM装置包括易失性动态随机存取存储器（DRAM）装置。11.根据权利要求1所述的RAM装置，其中所述RAM装置包括非易失性RAM装置。12.一种系统，包括：存储器控制器；以及并行耦合的多个随机存取存储器（RAM）装置，其中RAM装置包括：存储器阵列；以及错误检查和纠正（ECC）模块，用于对所述存储器阵列的多行执行ECC操作，所述ECC模块包括用于累加错误计数的计数器，所述错误计数要响应于在多行中的任何行中检测到错误而被递增，其中所述ECC模块用于作为累加的错...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：