低辐射漏电高压DoubleRESURFLDMOS器件制造技术

本发明专利技术提供一种低辐射漏电高压Double RESURF LDMOS器件结构，该器件包括AB、AC和AD三个不同截面结构。相比传统高压Double RESURF LDMOS器件结构，本发明专利技术在器件元胞区和非元胞区交界处的两侧，即AB和AC截面，将第一导电类型顶层结构延伸至与第一导电类型阱区相切，从而切断了辐射漏电途径，避免了总剂量辐射引起的泄漏电流增大的问题，提高了器件抗总剂量辐射能力。总剂量辐射能力。总剂量辐射能力。

【技术实现步骤摘要】
低辐射漏电高压Double RESURF LDMOS器件


[0001]本专利技术属于半导体功率器件领域，具体涉及低辐射漏电高压Double RESURF LDMOS器件结构。

技术介绍

[0002]随着功率半导体器件在航空航天的电子系统等的应用越来越广泛，针对电源管理系统和栅驱动电路，抗辐射加固技术成为各个公司和高校的研究重点。而高压LDMOS器件作为模拟电路的核心部位，LDMOS器件的特点是占据面积大，拥有更大的场氧化层。因此在γ射线等辐射环境下，LDMOS器件容易出现耐压退化、阈值漂移和泄漏电流增大的现象，使电路静态功耗增加，严重时导致器件失效，整个电路无法正常工作，因此需要研究低辐射漏电高压LDMOS器件。

技术实现思路

[0003]为解决高压Double RESURF LDMOS器件总剂量辐射后器件泄露电流增加的问题，本专利技术提出了一种低辐射漏电的高压Double RESURF LDMOS器件结构。总剂量辐射损伤主要是由硅和二氧化硅界面处产生的陷阱电荷造成的。高压LDMOS器件在辐射后氧化层内会产生电子空穴对，在外加电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.低辐射漏电高压Double RESURF LDMOS器件结构，其特征在于：包括AB、AC和AD三个不同截面结构；其中AB是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(9)、第二导电类型阱区(5)、第二导电类型漂移区(4)、第一导电类型顶层结构(8)和第一导电类型阱区(5)方向；AC是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(9)、第二导电类型阱区(5)、第二导电类型漂移区(4)、第一导电类型顶层结构(8)、有源区(9)、第一导电类型阱区(3)、第二导电类型源区(2)和第一导电类型体区(1)方向；AD是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(9)、第二导电类型阱区(5)、第二导电类型漂移区(4)、第一导电类型顶层结构(8)、第二导电类型漂移区(4)、有源区(9)、第一导电类型阱区(3)、第二导电类型源区(2)和第一导电类型体区(1)方向；沿AB截面：包括在第一导电类型衬底(7)上形成的埋氧化层(15)，在埋氧化层(15)上形成的第二导电类型漂移区(4)，第一导电类型阱区(3)位于第二导电类型漂移区(4)的内部左上角，第一导电类型顶层结构(8)位于第二导电类型漂移区(4)的内部并与第一导电类型阱区(3)相切，第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二导电类型阱区(5)内部右上角，场氧化层(12)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，多晶栅电极(10)位于场氧化层(12)上方，漏电极(13)置于第二导电类型漏区(6)上方；沿AC截面：包括在第一导电类型衬底(7)上形成的埋氧化层(15)，在埋氧化层(15)上形成的第二导电类型漂移区(4)，第一导电类型阱区(3)位于第二导电类型漂移区(4)的内部左上角，第一导电类型顶层结构(8)位于第二导电类型漂移区(4)的内部并与第一导电类型阱区(3)相切，第一导电类型体区(1)及第二导电类型源区(2)位于第一导电类型(3)内部，源电极(14)置于第...

【专利技术属性】
技术研发人员：周锌，王钊，陈星江，耿立明，王卓，乔明，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：