在编程相邻存储单元后对过度编程的存储单元的检测制造技术

在一非易失性半导体存储系统（或其它类型的存储系统）中，是通过改变存储单元的阈电压来编程存储单元。由于在所述系统中的不同存储单元的编程速度的变化，所以将存在某些存储单元过度编程的可能性。即，在一个实例中，将使阈电压移动超过预期值或值的范围。本发明专利技术包括判定所述存储单元是否由于编程一相邻行的单元而被过度编程。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体涉及用于存储装置的技术，且更具体地说，本专利技术涉及检测存储装置是否过度编程。
技术介绍
半导体存储装置已变得更加普及地应用于各种电子装置中。举例来说，非易失性半导体存储器被用于移动电话、数码相机、个人数字助理、移动计算装置、非移动计算装置(non-mobile computing device)和其它装置中。在最普及的非易失性半导体存储器当中有电可擦可编程只读存储器(EEPROM)和闪存。典型的EEPROM和闪存利用具有一浮动栅极(floating gate)的存储单元，所述浮动栅极提供于半导体基板中的一通道区域的上方并与所述通道区域绝缘。所述浮动栅极位于源极区域与漏极区域之间。一控制栅极提供于浮动栅极上并与所述浮动栅极绝缘。存储器的阈电压由保留在浮动栅极上的电荷的量来控制。即，在存储单元接通以允许在其源极与漏极之间进行传导之前，必须施加到控制栅极的最小电压量是由浮动栅极上的电荷电平来控制。某些EEPROM和闪存装置具有用于存储电荷的两种范围的浮动栅极且，因此，可在两种状态之间编程/擦除存储单元。当编程EEPROM或闪存装置时，将一编程电压(program voltage)施加到控制栅极并使位线接地。使来自p-阱(p-well)的电子注入浮动栅极中。当电子累积在浮动栅极中时，浮动栅极开始变得带负电荷且存储单元的阈电压升高。通常，施加到控制栅极的编程电压是作为一系列脉冲来施加的。脉冲的量值随着每一次脉冲而以一预定步长(step size)增加。在脉冲之间的周期中，执行验证操作。即，平行编程的每一单元的编程水平在每一编程脉冲之间读取，以判定其是等于还是大于其被编程到的验证水平。一种验证编程的方法是在一特定比较点处测试传导性。传导性表示对应于电流流过装置的通道的装置的″开启″状态。″关闭″状态对应于没有电流流过源极与漏极之间的通道。通常，如果施加到控制栅极的电压大于阈电压，那么闪存单元将导通，且如果施加到控制栅极的电压小于阈电压，那么存储单元将不导通。通过将单元的阈电压设定为一适当值，可使所述单元针对给定的一组施加电压导通或不导通。因此，通过判定在给定的一组施加电压下一单元是否导通，可判定所述单元的状态。通过在一装置内识别多个、截然不同的阈电压范围来产生多位或多状态闪存单元。每一截然不同的阈电压范围都对应于用于所述组数据位的预定值。编程到存储单元中的数据与单元的阈电压电平之间的特定关系视所述单元所采用的数据编码方案而定。举例来说，美国专利第6,222,762号和2003年6月13日申请的题为″Tracking Cells For A MemorySystem″的美国专利申请案第10/461,244号描述了各种数据编码方案，所述两者之全文以引用的方式并入本文中。适合的数据存储要求使多状态存储单元的阈电压电平的多个范围以足够的裕度彼此分离，以使得存储单元的电平能以明确的方式编程或擦除。在许多情况下，举例来说，为生产市场需要的可在合理的时间量内编程的存储系统，平行地编程多个存储单元是必要的。然而，当要同时编程若干存储单元时出现了一个问题。此是由于归因于包含所述存储单元的半导体装置的结构和操作中的微小变化，每一存储单元的特征不同；因此，通常将会发生不同单元的编程速度中的变化。此导致比其它存储单元编程得更快的存储单元和一些存储单元会被编程到与所希望的不同的状态的可能性。对多个存储单元的更快编程可导致过冲(overshooting)所需阈电压电平范围，从而在正被存储的数据中产生误差。通常，当正在编程数据时，装置的验证过程将保证存储单元的阈电压高于一最小电平。然而，装置通常不保证阈电压的上限。一些装置确实会检查软编程过程(softprogramming process)(下文中描述) 是否使阈电压上升得太高；然而，这些装置不会检查常规编程过程是否使阈电压上升得太高。因此，使阈电压升高而超出所需状态的范围的过度编程可在不被察觉的情况下发生。过度编程会导致存储单元存储不正确的数据，进而在随后的读取操作期间导致误差。可在美国专利号5,321,699、5,386,422、5,469,444、6,134,140及5,602,789中找到关于过度编程的更多信息。为校正过度编程，许多存储系统在随后的读取操作期间使用误差校正码(″ECC″)。当从一装置读取数据时，使用ECC来判定是否发生了误差。如果误差足够小，那么可使用ECC来校正误差。然而，当使用ECC来校正归因于过度编程的误差时会出现至少三个问题。第一，ECC过程需要大量处理时间，且因此，大大减缓了存储系统的操作。第二，ECC需要附加的专用硬件来在合理的时间量中执行ECC。此类专用硬件可在存储系统芯片上占据相当大的空间量。趋势是减少存储系统的大小以便能够在系统中放置更多的存储单元且使系统尽可能的小以适应更小的主机装置。因此，新的存储器设计通常减少可用于ECC的基板面(real estate)的量。第三，如果有多个误差，那么ECC可能不能够校正所述误差。因此，需要一种经改进的构件来检测存储单元的过度编程。
技术实现思路
本专利技术大体上来说属于用于检测存储装置是否已经过度编程的技术。一旦检测到一个或一个以上存储装置已经过度编程，系统就可通过用来修正数据的若干已知方法中任何一种来对所述情形进行补救。举例来说，系统可将数据重写到相同或不同的存储装置。此类过度编程检测确保了数据没有归因于过度编程的误差，以使得对ECC的要求可减少。本专利技术的一个实施例包括一种用于检测使用多个逻辑页的存储系统中的过度编程的方法。所述方法包括以一特定逻辑页的数据来编程第一多状态存储元件，和使用来自一不同的逻辑页的数据来判定所述第一多状态存储元件是否过度编程。在一个实施中，系统判定第一多状态存储元件的阈电压是否大于一比较值。如果第一多状态存储元件的阈电压大于比较值且不同逻辑页的数据指示第一多状态存储元件的阈电压不应大于所述比较值，那么系统断定第一多状态存储元件被过度编程。在两个逻辑页都已经编程后，执行所述过度编程检测。本专利技术的另一实施例包括编程与第一控制线相关的一个或一个以上多状态存储元件和随后编程与第二控制线相关的一个或一个以上多状态存储元件。在编程与第二控制线相关的一个或一个以上多状态存储元件后，判定与第一控制线相关的一个或一个以上多状态存储元件是否过度编程。控制线可为字线、位线、或其它类型的控制线(视技术而定)。在一个实施例中，通过以下步骤来作出过度编程判定对与第一控制线相关的多状态存储元件执行读取操作以获取一个或一个以上过度编程范围的边缘；和如果与第一控制线相关的多状态存储元件具有在所述过度编程范围中的一个内的阈电压，那么判定其过度编程。在另一实施例中，通过以下步骤来作出过度编程判定对与第一控制线相关的多状态存储元件执行读取操作以获取一组一个或一个以上读取比较点，以便判定与第一控制线相关的多状态存储元件的初始状态；对与第一控制线和初始状态相关的多状态存储元件执行误差校正码过程；和如果对一多状态存储元件的误差校正码过程失败，那么判定那个多状态存储元件被过度编程。在另一实施例中，本专利技术包括编程第一多状态存储元件和编程第二多状态存储元件。在编程第二多状态存储元件后，系统判定第一多状态存储元件是本文档来自技高网...

【技术保护点】
一种用于检测过度编程的方法，其包含以下步骤：编程与一第一控制线相关的一个或一个以上多状态存储元件；继编程与所述第一控制线相关的所述一个或一个以上多状态存储元件的所述步骤后，编程与一第二控制线相关的一个或一个以上多状态存储元件 ；和在执行编程与所述第二控制线相关的所述一个或一个以上多状态存储元件的所述步骤后，判定与所述第一控制线相关的所述一个或一个以上多状态存储元件是否过度编程。

【技术特征摘要】
【国外来华专利技术】US 2003-7-29 10/628,9621.一种用于检测过度编程的方法，其包含以下步骤编程与一第一控制线相关的一个或一个以上多状态存储元件；继编程与所述第一控制线相关的所述一个或一个以上多状态存储元件的所述步骤后，编程与一第二控制线相关的一个或一个以上多状态存储元件；和在执行编程与所述第二控制线相关的所述一个或一个以上多状态存储元件的所述步骤后，判定与所述第一控制线相关的所述一个或一个以上多状态存储元件是否过度编程。2.根据权利要求1所述的方法，其中所述第一控制线是一第一位线；且所述第二控制线是一与所述第一位线相邻的第二位线。3.根据权利要求1所述的方法，其中所述第一控制线是一第一字线；且所述第二控制线是一与所述第一字线相邻的第二字线。4.根据权利要求1所述的方法，其进一步包含以下步骤修复被判定为过度编程的存储元件的数据。5.根据权利要求4所述的方法，其中所述修复数据步骤包括将一特定存储元件的一阈电压降低到下一最低阈值分布内。6.根据权利要求1所述的方法，其中所述判定步骤包括检测一特定存储元件是否由于存在一由一邻近所述特定存储元件的存储元件上的电荷所导致的电场而过度编程。7.根据权利要求1所述的方法，其中所述判定步骤包括检测一特定存储元件是否具有一在任何一个或一组一个或一个以上过度编程范围内的阈电压。8.根据权利要求1所述的方法，其中所述判定步骤包括检测一特定存储元件是否具有一在任何一个或一组一个或一个以上过度编程范围内的阈电压，通过估计一由一邻近所述特定存储元件的存储元件上的电荷所导致的电场的影响来判定所述过度编程范围。9.根据权利要求1所述的方法，其中所述判定步骤包括执行一方法，其包含以下步骤在与所述第一控制线相关的所述多状态存储元件上对一个或一个以上过度编程范围的边缘执行读取操作；和如果一与所述第一控制线相关的特定多状态存储元件具有在一个或所述一个或一个以上过度编程范围内的阈电压，那么判定所述特定多状态存储元件过度编程，所述特定多状态存储元件相邻于与所述第二控制线相关的所述多状态存储元件中的至少一个。10.根据权利要求9所述的方法，其中所述第一控制线是一第一字线；且所述第二控制线是一第二字线。11.根据权利要求1所述的方法，其中所述判定步骤包括执行一包含以下步骤的方法在与所述第一控制线相关的所述多状态存储元件上对一组一个或一个以上读取比较点执行读取操作，以判定与所述第一控制线相关的所述多状态存储元件的初始状态；对与所述第一控制线和所述初始状态相关的所述多状态存储元件执行一误差校正码过程；和如果对于一与所述第一控制线相关的特定多状态存储元件的所述误差校正码过程失败，那么判定所述特定多状态存储元件过度编程，所述特定多状态存储元件相邻于与所述第二控制线相关的所述多状态存储元件中的至少一个。12.根据权利要求11所述的方法，其中所述第一控制线是一第一字线；且所述第二控制线是一第二字线。13.根据权利要求10所述的方法，其进一步包含以下步骤如果所述特定多状态存储过度编程，那么修复所述特定多状态存储的数据。14.根据权利要求1所述的方法，其中与所述第一控制线相关的所述一个或一个以上多状态存储元件和与所述第二控制线相关的所述一个或一个以上多状态存储元件是NAND闪存元件。15.根据权利要求1所述的方法，其中与所述第一控制线相关的所述一个或一个以上多状态存储元件是一存储元件阵列的一部分；所述存储元件阵列位于一集成电路芯片上；且所述判定步骤是通过所述集成电路芯片上的一个或一个以上电路来执行。16.一种用于检测过度编程的方法，其包含以下步骤编程一第一多状态存储元件；编程一第二多状态存储元件，所述第二多状态存储元件具有一电场，所述电场可对所述第一多状态存储元件具有一影响，在执行编程所述第一多状态存储元件的所述步骤后，开始编程一第二第一多状态存储元件的所述步骤；和在执行编程所述第二多状态存储元件的所述步骤后，判定所述第一多状态存储元件是否过度编程。17.根据权利要求16所述的方法，其中所述第一多状态存储元件连接到一第一字线；所述第二多状态存储元件连接到一第二字线；且所述第二多状态存储元件与所述第一多状态存储元件相邻。18.根据权利要求16所述的方法，其中所述第一多状态存储元件是一连接到一第一位线的第一NAND链的一部分；且所述第二多状态存储元件是一连接到一第二字线的第二NAND链的一部分。19.根据权利要求16所述的方法，其中所述判定步骤包括检测所述第一多状态存储元件是否由于存在一由所述第二多状态存储元件上的电荷所导致的电场而过度编程，所述第二多状态存储元件与所述第一多状态存储元件相邻。20.根据权利要求16所述的方法，其中所述判定步骤包括执行一包含以下步骤的方法在所述第一多状态存储元件上对一个或一个以上过度编程范围的边缘执行读取操作；和如果所述第一多状态存储元件具有一在一个或所述一个或一个以上过度编程范围内的阈电压，那么判定所述第一多状态存储元件过度编程，所述第二多状态存储元件与所述第一多状态存储元件相邻。21.根据权利要求16所述的方法，其中所述判定步骤包括执行...

【专利技术属性】
技术研发人员：陈建，李彦，杰弗里W卢策，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]