【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及集成电路。更具体地说，本专利技术涉及用于在多级固 态非易失性存储器中执行纠错的方法和系统。
技术介绍
诸如闪速EEPROM之类的固态非易失性存储器用于各种电子应用。 闪存用于多种存储卡格式，例如紧凑式闪存(CF)、多媒体卡(MMC) 和安全数字(SD)。这些卡片所用于的电子系统包括个人和笔记本计算 机、手持计算设备、相机、MP3音频播放机，等等。闪速EEPROM存储 器还用作许多主机系统中的海量存储装置。传统的固态存储器将信息存储为可具有两种不同值之一 (0或1)的 一系列的二进制数字或者说位。位被集合在一起，以表示更大的数 字。与多数固态非易失性存储设备一样，闪速EEPROM易受缺陷和故障 的影响。差错由多种因素造成，这些因素包括由周围条件造成的存储状态 的阈值电平的逐渐偏移以及来自存储设备的正常操作的压力，这些操作包 括编程、擦除和读取操作。为了防止操作期间的差错，在闪存设备中利用 了纠错码(ECC)技术。通常，控制器生成在编程操作期间被附加于数据 扇区末端的冗余位(奇偶位)。例如，512字节的数据扇区可附加有16字 节的ECC数据，从而...
【技术保护点】
一种固态非易失性存储元件，包括： 第一编码器； 多级固态非易失性存储阵列，适应于存储由所述第一编码器编码的数据；以及 第一解码器，适应于解码从所述存储阵列取回的数据。
【技术特征摘要】
【国外来华专利技术】US 2006-1-20 60/760,622;US 2006-1-25 60/761,888;US1.一种固态非易失性存储元件，包括第一编码器；多级固态非易失性存储阵列，适应于存储由所述第一编码器编码的数据；以及第一解码器，适应于解码从所述存储阵列取回的数据。2. 如权利要求1所述的固态非易失性存储元件，其中，所述存储阵 列是闪速EEPROM阵列。3. 如权利要求l所述的固态非易失性存储元件，还包括 第二编码器，其与所述第一编码器相通信；以及 第二解码器，其与所述第一解码器相通信。4. 如权利要求3所述的固态非易失性存储元件，其中，所述第一编 码器适应于执行第一 ECC，该第一 ECC与由所述第二编码器执行的第二 ECC不同。5. 如权利要求3所述的固态非易失性存储元件，其中，所述第二编 码器包括Reed-Solomon编码器。6. 如权利要求l所述的固态非易失性存储元件，还包括 调制器，适应于调制经编码的数据；以及解调器，适应于解调从所述存储阵列取回的经调制数据。7. 如权利要求1所述的固态非易失性存储元件，其中，所述第一编码器是二进制编码器。8. 如权利要求7所述的固态非易失性存储元件，其中，所述二进制 编码器根据从由Hamming码、BCH码、Reed-Muller码和阵列码组成的组 中选择的二进制码来进行编码。9. 如权利要求1所述的固态非易失性存储元件，其中，所述第一编 码器是从由非二进制编码器和巻积编码器组成的组中选择的。10. 如权利要求1所述的固态非易失性存储元件，其中，所述第一编 码器布置在网格编码的调制器中。11. 如权利要求1所述的固态非易失性存储元件，其中，所述第一编 码器是迭代编码器。12. 如权利要求11所述的固态非易失性存储元件，其中，所述迭代 编码器根据从由低密度奇偶校验码和Turbo码组成的组中选择的码来进行 编码。13. 如权利要求11所述的固态非易失性存储元件，其中，所述迭代 编码器是基于码元的迭代编码器。14. 如权利要求1所述的固态非易失性存储元件，其中，所述固态非 易失性存储元件布置在集成电路中。15. —种操作固态非易失性存储元件的方法，该方法包括 对第一数据进行编码；将经编码的第一数据存储在多级固态非易失性存储阵列中； 从所述存储阵列取回所述经编码的第一数据；以及对从所述存储阵列取回的所述第一数据进行解码。16. 如权利要求15所述的方法，其中，所述存储阵列是闪速 EEPROM阵列。17. 如权利要求15所述的方法，还包括 对第二数据进行编码，以生成所述第一数据；以及 对经解码的第一数据进行解码，以生成所述第二数据。18. 如权利要求17所述的方法，其中，根据第一 ECC来执行对所述 第一数据的编码，根据第二ECC来执行对所述第二数据的编码，并且所述 第一 ECC不同于所述第二 ECC。19. 如权利要求18所述的方法，其中，所述第二 ECC是Reed-Solomon 石马o20. 如权利要求15所述的方法，还包括 对经编码的数据进行调制； 将经调制的数据存储在所述存储阵列中； 从所述存...
【专利技术属性】
技术研发人员：吴子宁，帕恩塔斯苏塔迪嘉，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：BB[巴巴多斯]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。