一种内存（１５０），包含第一电荷储存区域（１６４Ａ），其系通过隔离区域（１７０）而与第二电荷储存区域（１６４Ｂ）隔开。提供用于擦除内存（１５０）的技术，其中，电子以富勒－诺得汉（Ｆｏｗｌｅｒ－Ｎｏｒｄｈｅｉｍ；ＦＮ）隧穿方式穿出至少一个之电荷储存区域（１６４Ａ）、（１６４Ｂ）而进入衬底（１５４）内，以擦除内存（１５０）的至少一个电荷储存区域。提供其它的技术，用于在多种不同阶（ｌｅｖｅｌ）或状态下程序化单一的电荷储存区域。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大致系关于内存器件，且尤其关于用于擦除以及程序化双 位内存器件的技术。
技术介绍
闪存是为一种电子内存媒体，其可在没有操作电力的状况下保有 其资料。闪存可在其有效的使用年限(对于典型的闪存器件而言，其使 用年限可达到一百万次的写入循环)期间被程序化、擦除以及再程序化。 闪存在一些消费者、商业以及其它应用领域中逐渐普及作为可靠、轻 巧以及便宜之非挥发性内存。由于电子器件愈来愈小，故而需要增加可储存在诸如是闪存单元之集成电路内存胞(memory cell)上每单元面积的资料量。一种传统的闪存技术是基于使用可储存两个位资料之电荷捕获介 电质胞(charge trapping dielectric cell)的内存胞。近年来，非挥发性内存 设计者已设计出使用两个电荷储存区域来在单一 的氮化硅层中储存电 荷的内存电路。这种非挥发性内存器件是为人所熟知之双位快闪电子 可擦除且可程序化只读存储器(dual-bit Flash electrically erasable and programmable read-only memory; EEPROM)，其可从{立在力口州孙尼维尔 之史班逊公司(Spansion, Inc., Sunnyvale, California)所出产之商标 MIRRORBITTM产品取得。在这种设置中.可使用在氮化硅层的一侧上 之第一电荷储存区域来储存一个位，而可使用在相同之氮化硅层的另 一侧上之第二电荷储存区域来储存第二位。例如，左位以及右位可分 别储存在氮化硅层之物理上不同的区域(靠近每一 内存胞之左侧以及右 侧区域)中。和传统EEPROM胞比较，双位内存胞可在相同尺寸的内 存数组内储存两倍之多的信息。这种双位内存胞可使用热电子注入(hot electron injection)技术来予 以程序化。图1为在信道热电子(Channel Hot Electron; CHE)注入程序化操作(programoperation)期间之传统双位内存胞50的剖视图。内存胞 50具有双位(位1，位2)架构，其系较传统EEPROM内存器件具有两倍之多的储存容量。内存胞50包括了氧化物-氮化物-氧化物(ONO)堆栈(stack)62至64、 以及配置在位在衬底54中之第一埋藏接面区域60和第二埋藏接面区 域61之间的栅极68。在如所示的实作中，衬底54为P型半导体衬底 54，其具有形成在衬底54内并与内存胞50自行对准的第一埋藏接面 区域60和第二埋藏接面区域61 。第一埋藏接面区域60和第二埋藏接 面区域61各由N+半导体材料而形成。第一绝缘层62、电荷储存层64 以及第二绝缘层66可使用氧化物-氮化物-氧化物(ONO)配置来加以实 施。在此情况下，可持有电荷的氮化物电荷储存层64是位在两个氧化 物绝缘层62、 66之间。第一绝缘层62是位在衬底54之上，二氧化硅 或氮化物电荷储存层64是位在第一绝缘层62之上，第二绝缘层66是 位在电荷储存层64之上，以及多晶硅控制栅极68是位在第二绝缘层 66之上。为了制造出可操作的内存器件，第一硅化金属接点(contact)(未 显示)可配置在衬底54上，而控制栅极68则可由第二硅化金属接点(未 显示)来加以覆盖。内存胞50可储存两个资料位由圈代表的左位(位1)，以及由圈 代表的右位(位2)。实际上，内存胞50 —般是对称的，因此第一埋藏 接面区域60以及第二埋藏接面区域61是可相互交换的。在这一方面， 第一埋藏接面区域60对于右位(位2)而言可作为源极区域，而第二埋 藏接面区域61对于右位(位2)而言可作为汲极区域。相反地，第二埋 藏接面区域61对于左位(位l)而言可作为源极区域，而第一埋藏接面 区域60对于左位(位2)而言可作为汲极区域。阈值电压存在于控制栅 极66和衬底54之间，以避免在器件运作期间的泄漏(leakage)。如图1所示，示范的程序化程序(有时称之为信道热电子(CHE)注 入)可用以对镜像位胞50之电荷储存层64之位2进行程序化。在这示 范实作中，内存胞50的位2可通过在中性电压下(例如，大约零伏特) 使源极60接地或浮接、施加相当高之电压到汲极61(例如施加3.5伏特 到5.5伏特之间之电压到汲极61)、以及施加相当高的电压(例如，7到 10伏特之间)到栅极68而被程序化。将汲极61设定在较源极60为相当高的电压产生了可将电子从源极60到汲极61加速的横向场(lateral fidd)。将栅极68设定在相当高的电压设立了强的垂直电场。当电子在 靠近汲极区域61获得足够的能量时，强的垂直场将横越隧道氧化物层 62的电子拉入氮化物电荷储存层64的位2内。然后这些电子被捕获于 电荷储存层64中(例如电荷被捕获在氮化物(绝缘体)内并无法移动)。在 靠近汲极61区(位2处)没有区域性电荷可解释成为逻辑l(logical one)， 而在靠近汲极61区(位2处)存在有区域性电荷可解释成为逻辑O(logical zero)(反之亦然)。应了解到在下列的例子中，埋藏接面区域60、 61可 称之为源极60以及汲极61，若是将在埋藏接面区域60、 61之偏压(bias voltage)以相对的方式交换，埋藏接面区域60、 61亦可分别作用为汲极 以及源极。这可让电荷被储存(或不被储存)在电荷储存层64之另一侧 的位1处。如上所述，内存胞可以储存两个位(位l、位2)。当电荷储存层64 之右侧的电荷储存区域(在此之后称为程序化胞(programmed cell)或 正常位2(normal bit 2))被程序化以储存一些电子且在左侧的电荷储 存区域是未被程序化的(在此之后称为未程序化胞(unprogrammed cell)或附赠位1 (complimentary bit l))时，附赠位1的阈值电压(V丁) 可被扰动(disturb)。当正常位2被程序化时，即使附赠位l尚未被程序 化(例如，没有储存电子)，附赠位1之阈值电压(VT)仍会被提高或增加。 换句话说，在附赠位1的阈值电压(VT)会有些变动(例如，稍微增加)， 因为正常位2己被程序化。这种现象有时称之为附赠位1扰动。这 种扰动可限制在正常位2和附赠位1之间的阈值电压(VT)窗 (window)(例如，到大约2伏特)，并且不能进一步予以增加。附赠位1扰动有效地限制了在程序化胞(例如，正常位2)以及未程 序化胞(例如，未程序化附赠位l)之间的Vt差或窗到大約2伏特。此 外，程序化正常位到甚至更高的VT阶将仅导致更高的附赠位Vt，并 且无法在此两个位之间进一步增加Vt差。此附赠位扰动使得实行可在 多个不同的阶被程序化的多级胞变得困难或成为不可能。因此会希望 能消除这些问题。图2为传统双位内存胞50在带间(band-to-band)信道热空孔 (channel hot hole; CHH)擦除操作期间的结构剖视图。为了擦除内存胞50的位2，中间的正偏压(例如，在4到7伏特之间)可施加至汲极61 ， 源极60可处于接地或浮接，并且相当高的负偏压(例如，在-5到-9伏 特之间)可施加至栅极68。以此种方式偏压栅极68和汲极61造成了从 汲极61区朝向栅极68的带间空孔产生及注入。该空孔再结合(本文档来自技高网...
【技术保护点】
一种方法，包括： 提供内存（１５０），该内存（１５０）包括第一电荷储存区域（１６４Ａ），该第一电荷储存区域（１６４Ａ）通过隔离区域（１７０）而与第二电荷储存区域（１６４Ｂ）隔开；以及 使电子以富勒－诺得汉（ＦＮ）隧穿方式穿出至少 一个电荷储存区域（１６４Ａ、１６４Ｂ）进入到衬底（１５４）中，以擦除该至少一个电荷储存区域。
【技术特征摘要】
【国外来华专利技术】US 2006-4-6 11/399,1581、一种方法，包括提供内存(150)，该内存(150)包括第一电荷储存区域(164A)，该第一电荷储存区域(164A)通过隔离区域(170)而与第二电荷储存区域(164B)隔开；以及使电子以富勒-诺得汉(FN)隧穿方式穿出至少一个电荷储存区域(164A、164B)进入到衬底(154)中，以擦除该至少一个电荷储存区域。2、 如权利要求1所述的方法，其中，该内存(150)进一步包括衬底(154) 以及栅极，并且其中，富勒-诺得汉(FN)隧穿方式包括将该衬底C154)接地；对该栅极施加电压，以将电子从该至少一个电荷储存区域(164A、 164B)推出而进入到该衬底(154)中。3、 如权利要求1所述的方法，其中，该电荷储存区域(164A、 164B)包括富含硅的氮化物和多晶硅中的至少一者。4、 如权利要求1所述的方法，其中，该电荷储存区域(164A、 164B) 是通过设置在该电荷储存区域(164A、 164B)之间的该隔离区域(170)而物理上且电气上分离。5、 一种半导体器件，包括 衬底(154);隔离区域(170);第一电荷储存区域(164A)，包括富含硅的氮化物，其中，该第一电 荷储存区域(164A)被配置成储存第一位以及第二位；第二电荷储存区域(164B)，包括富含硅的氮化物，其中，该第二电 荷储存区域(164B)是通过该隔离区域(170)而与该第一电荷储存区域 (164A)隔开，其中，该第一电荷储存区域(164A)被配置成储存第一附赠 位1以及第二附赠位1，其中，该隔离区域(170)被配置成在当该第一和第二位分别被程序化时，防止该第一和第二附赠位1的第二阈值电 压的扰动。6、 如权利要求5所述的半导体器件，其中，该第一电荷储存区域(164A) 可在多种状态下进行程序化，且其第一阈值电压Vt是在0和5伏特之 间，而该第二电荷储存区域(164B)的该第二阈值电压Vt維持在大約0 伏特。7、 一种半导体器件，包括衬底...
【专利技术属性】
技术研发人员：W张，M丁，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。