串行存取的存贮器装置制造方法及图纸

本发明专利技术提供的串行存取的存储器装置，具有一第一数据端及一存储单元阵列，该存储单元阵列具有多数个地址。串行存取存储装置包括一移位寄存器、一地址解码电路。响应一地址时钟脉冲信号，移位寄存器将一存贮器串行存取操作的第一个地址值予以贮存。地址解码电路，响应一存取控制信号、第一个地址值、地址时钟脉冲信号及一时钟脉冲信号，以串行方式存取所述多数个地址内的值。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种存贮器装置，尤指一种串行存取的集成电路存储器装置。为了满足最近多媒体电脑系统的需求，集成电路存贮装置近来已被用于贮存大量数据，例如语音或影像数据。语音或影像数据具有数据连续的特性，换言之，这类数据，大多数情形下，是以时序方式(sequentially)或串行(serially)方式存取的。传统的有关技术，有两种方式处理数字式语音贮存。第一种方式采用芯片将语音控制器与语音存贮器整合在一集成电路内。这种方式的设计缺乏系统兼容性。比如说，12英寸语音录放系统所需的最少存储器容量与6英寸所需的并不相同。在这种情况下，虽然芯片内的控制器部分仍能满足使用者的需求，却因存储器本身容量不足，而必须更换整个芯片。第二种方式采用两个芯片的方案，如附图说明图1所示。第一芯片13负责语音控制功能，而第二芯片11负责语音贮存功能。这种方式显然比第一种方式有兼容性。但这一方式仍有许多缺点。第一个缺点是需要太多的输出/入脚(pins)。以256K的静态存贮器(SRAM)为例，所须的接口脚至少包括A0～A14地址线，D0～D7数据线，存储器读(RD)及写(WR)控制线，芯片选择(CS)线，V本文档来自技高网...

【技术保护点】
一种串行存取的存贮器装置，其特征在于具有一第一数据端及一存贮单元阵列，该存贮单元阵列具有多数个地址，还包含：一移位寄存器，其响应来自控制装置的一地址时钟脉冲信号，将一存贮器装置一串行存取动作的第一个地址值贮存，此移位寄存器具一第一输入端与所述第一数据端连结；一地址解码电路，其响应来自控制装置的一存取控制信号、所述第一地址值、所述地址时钟脉冲信号及一来自控制装置的时钟脉冲信号，对所述存贮单元阵列内的多数个地址进行串行存取动作。

【技术特征摘要】
1.一种串行存取的存贮器装置，其特征在于具有一第一数据端及一存贮单元阵列，该存贮单元阵列具有多数个地址，还包含一移位寄存器，其响应来自控制装置的一地址时钟脉冲信号，将一存贮器装置一串行存取动作的第一个地址值贮存，此移位寄存器具一第一输入端与所述第一数据端连结；一地址解码电路，其响应来自控制装置的一存取控制信号、所述第一地址值、所述地址时钟脉冲信号及一来自控制装置的时钟脉冲信号，对所述存贮单元阵列内的多数个地址进行串行存取动作。2.一串行存取的存贮器装置，具有一存贮单元阵列，此一阵列具有多数个地址，还包含一数据输入端，在一第一时段以串行方式将存贮器装置一串行存取动作的第一个地址值输入，并于一剩余时段以一串列方式传送一数据;一数据缓冲器，其分别与数据输入端及存储单元阵列连结，并响应一所述的存取控制信号及一所述的时钟脉冲信号，以串行方式传送所述数据。3.一种具有可变地址字长能力的串行存取存储器装置，具一第一数据端及一存贮单元阵列，该存贮单元阵列具有多数个地址，包含一移位寄存器，其响应一来自控制装置的地址时钟脉冲信号，将一存贮器装置一串行存取动作的第一个地址值贮存，此移位寄存器具一第一输入端与所述第一数据端连结;一地址解码电路，其响应一来自控制装置的存取控制信号、所述和第一地址值、所述地址时钟脉冲信号及一时钟脉冲信号，对所述存贮单元阵列内的多数个地址进行串行存取动作;以及一置“0”电路，其响应所述存取控制信号、所述时钟脉冲信号及所述地址时钟脉冲信号，产生一置“0”信号以使所述移位寄存器置“0”。4.如权利要求2所述的存贮器装置，进一步包含一移位寄存器，其响应一所述地址时钟脉冲信号，将存贮器装置一串行存取动作的第一个地址值贮存，此移位寄存器具一第一输入端与所述第一数据端连结;一地址解码电路，其响应一所述存取控制信号、所述第一地址值、所述地址时钟脉冲信号及一所述时钟脉冲信号，对所述存贮单元阵列内的多数个地址进行串行存取动作。5.如权利要求1或3或4所述的存贮器装置，其中该移位寄存器具有N个数据寄存器互相串接以构成所述移位寄存器，N个数据寄存器中的每一个数据寄存器具有一输出端(Q)、一时钟脉冲输入端(CLK)及一数据输入端(D)，N个数据寄存器中的一第一个数据寄存器的数据输入端(...

【专利技术属性】
技术研发人员：林京元，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]