能够可靠地产生通电复位信号的通电复位电路制造技术

一种通电复位电路，包括：第一和第二倒相电路（１０，１２）、电容（１４）和缓冲电路（２０～２５）。为了使第二倒相电路（１２）中的Ｎ沟道ＭＯＳ晶体管（１２４）的源极电压上升得比接地电压（ＧＮＤ）还高，在该晶体管（１２４）的源极和接地结点（２）之间插入以二极管形式连接的晶体管（１８）。因此，即使在电源电压（ＶＣＣ）下降时，该通电复位电路也能可靠地产生通电复位信号（／ＰＯＲ）。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及通电复位电路，更详细地说，涉及在电源投入后的规定期间产生通电复位信号的通电复位电路。在DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、微处理器等大多数半导体集成电路装置中，为将电源投入前处于不稳定状态的内部电路初始化，采用了在电源投入后只产生规定期间的通电复位信号的通电复位电路。该通电复位信号只在电源电压达到规定电压值前的规定期间被激活，电源电压达到规定电压值就失去作用。上述内部电路响应该被激活的通电复位信号而被复位。另一方面，最近也提供了采用两种电源电压的半导体集成电路。也有提高或降低电源电压来测试半导体集成电路的。这里，将电压高的电源电压定义为高电源电压，将电压低的电源电压定义为低电源电压。例如在DRAM中，有在通常动作方式中使用5.0V的高电源电压而在待机动作方式中使用1.3V的低电源电压的装置。在这样的半导体集成电路装置中，采用现有通电复位电路时，有电源电压从低电压恢复到高电压时内部电路不被复位之虞。即，若现有的通电复位电路的电源电压在低于0.76V后不再上升，则不能产生通电复位信号。例如在采用1.3V作为待机动作方式时的低电源电压的DRAM中，存在着在待机动作方式结束后不产生通电复位信号、内部电路不被复位的问题。本专利技术的目的在于提供电源电压暂时下降后又再次上升时能够可靠地产生通电复位信号的通电复位电路。根据本专利技术的一个方面，在电源投入后产生规定期间的通电复位信号的通电复位电路包括第一CMOS倒相电路、第二CMOS倒相电路、电容、电压上升电路和缓冲电路。第二CMOS倒相电路具有与第一CMOS倒相电路的输出结点相连的输入结点及与第一CMOS倒相电路的输入结点相连的输出结点。电容连接到电源结点和第一CMOS倒相电路的输入结点之间。压上升电路使第二CMOS倒相电路中的N沟道MOS晶体管的源极压比接地电压只上升规定电压。缓冲电路响应第一CMOS倒相电路的输出结点的电压，产生通电复位信号。最好是上述电压上升电路包括以二极管的形式连接在上述N沟道MOS晶体管的源极和接地结点之间的晶体管。最好是上述电压上升电路包括多个晶体管和开关元件。多个晶体管在上述N沟道MOS晶体管的源极和接地结点之间串联连接。各晶体管用二极管连接。开关元件与多个晶体管中的至少一个并联连接。最好上述电压上升电路还包括控制电路，根据电源电压进行控制，使上述开关元件接通/截止。根据本专利技术的另一方面，在电源投入后的规定期间产生通电复位信号的通电复位电路包括第一结点、第二结点、电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和缓冲电路。电容被连接到电源结点和第一结点之间。第一晶体管具有和第一结点连接的栅极、和电源结点连接的源极以及和第二结点连接的漏极。第二晶体管具有和第一结点连接的栅极、和第二结点连接的漏极以及和接地结点连接的源极。第三晶体管具有和第二结点连接的栅极、和电源结点连接的源极以及和第一结点连接的漏极。第四晶体管具有和第二结点连接的栅极。第五晶体管具有接受规定电压的栅极、和第一结点连接的漏极以及和第四晶体管的漏极相连的源极。第六晶体管具有和第四晶体管的源极相连的栅极、和第四晶体管的源极相连的漏极以及和接地结点相连的源极。缓冲电路响应第二结点的电压，产生通电复位信号。根据本专利技术的通电复位电路，由于使CMOS倒相电路中的N沟道MOS晶体管的源极电压比接地电压只上升规定电压，因而提高了使通电复位信号激活的电压值，这样，即使电源电压从高电源电压下降到低电源电压时，也能够可靠地激活通电复位信号。结果，采用了该通电复位电路的半导体集成电路即使进入了低电源电压方式，其内部电路也可以被可靠地复位。还有，在上述N沟道MOS晶体管的源极和接地结点间插入以二极管的形式连接的晶体管，以使上述源极电压只比接地电压升高规定电压，所以，该通电复位电路不大幅度增加布局面积就能够实现。还有，在上述N沟道MOS晶体管的源极和接地结点间插入串联连接且以二极管的形式连接的多个晶体管并将开关元件与这些晶体管中的至少一个并联连接，以使上述源极电压只比接地电压升高规定电压，所以，能够方便地调整使通电复位信号激活的电压值。还有，根据电源电压进行控制使上述开关元件接通/截止，所以，能够根据所用的低电源电压任意方便地调整使通电复位信号激活的电压值。附图说明图1是表示本专利技术的实施例1的通电复位电路的整体结构的电路图；图2是用于说明图1所示实施例1的通电复位电路的动作的图；图3是表示本专利技术实施例2的通电复位电路的主要部分的结构的电路图；图4是表示本专利技术实施例3的通电复位电路的主要部分的结构的电路图。下面，参照附图详细说明本专利技术的实施例。在图中相同或相当的部分上添加相同的标号，不对其进行重复说明。(实施例一)图1是表示本专利技术实施例1的通电复位电路的整体结构的电路图。参见图1，该通电复位电路包括CMOS倒相电路10及12、电容14以及N沟道MOS晶体管18。CMOS倒相电路10包括P沟道MOS晶体管102、N沟道MOS晶体管104和P沟道MOS晶体管106。P沟道MOS晶体管102具有和结点NDA相连的栅极、和电源结点1相连的源极以及通过P沟道MOS晶体管106与结点NDB相连的漏极。N沟道MOS晶体管104具有和结点DNA相连的栅极、和结点NDB电相连的漏极以及和接地结点2相连的源极。P沟道MOS晶体管106连接在P沟道MOS晶体管102和结点NDB之间。CMOS倒相电路12包括P沟道MOS晶体管122、N沟道MOS晶体管124和N沟道MOS晶体管126。P沟道MOS晶体管122具有和结点NDB相连的栅极、和电源结点1相连的源极以及和结点NDA相连的漏极。N沟道MOS晶体管124具有和结点NDB相连的栅极、通过N沟道MOS晶体管126和结点NDA相连的漏极以及通过N沟道MOS晶体管18和接地结点相连的源极。N沟道MOS晶体管126具有接受规定电压的栅极、与结点NDA相连的漏极以及和与N沟道MOS晶体管124的漏极相连的漏极。电容14连接在电源结点1和结点NDA之间。N沟道MOS晶体管18是用于使N沟道MOS晶体管124的源极电压比接地电压GND只提高一个阈值电压Vth的晶体管，它连接到N沟道MOS晶体管的源极和接地结点2之间，并且是以二极管的形式连接的。该通电复位电路还包括由六个CMOS倒相电路20～25构成的缓冲电路。该缓冲电路(20～25)响应CMOS倒相电路10的输出结点NDB的电压，产生通电复位信号/POR。CMOS倒相电路20～25分别包括P沟道MOS晶体管202及N沟道MOS晶体管204。该通电复位电路还包括电容16、P沟道MOS晶体管26、N沟道MOS晶体管28、P沟道MOS晶体管30及32、CMOS倒相电路34、P沟道MOS晶体管36和N沟道MOS晶体管38。电容16连接在结点NDB和接地结点2之间。P沟道MOS晶体管26具有和接地结点2连接的栅极、和电源结点1连接的源极以及和N沟道MOS晶体管126的栅极相连的漏极。该P沟道MOS晶体管26具有作为电阻的功能，所以，向N沟道MOS晶体管126的栅极供给规定电压。N沟道MOS晶体管28连接在结点NDA和接地结点2之间。P沟道MOS晶体管30和32分别本文档来自技高网...

【技术保护点】
一种通电复位电路，在电源投入后产生规定期间的通电复位信号，其特征在于，包括：第一ＣＭＯＳ例相电路（１０）；第二ＣＭＯＳ倒相电路（１２），它具有和上述第一ＣＭＯＳ倒相电路（１０）的输出结点（ＮＤＢ）相连的输入结点（ＮＤＢ）以及和上述第一ＣＭＯＳ倒相电路（１０）的输入结点（ＮＤＡ）相连的输出结点（ＮＤＡ）；电容（１４），它连接在电源结点（１）和上述第一ＣＭＯＳ倒相电路（１０）的输入结点（ＮＤＡ）之间；电压上升单元（１８；１８１～１８３；４０１～４０３；４１１～４１３），它使上述第二ＣＭＯＳ倒相电路（１２）中的Ｎ沟道ＭＯＳ晶体管（１２４）的源极电压比接地电压（ＧＮＤ）只上升规定电压；缓冲电路（２０～２５），它响应上述第一ＣＭＯＳ倒相电路（１０）中的输出结点（ＮＤＢ）的电压，发生上述通电复位信号（／ＰＯＲ）。

【技术特征摘要】
JP 1997-9-9 243648/971．一种通电复位电路，在电源投入后产生规定期间的通电复位信号，其特征在于，包括第一CMOS例相电路(10)；第二CMOS倒相电路(12)，它具有和上述第一CMOS倒相电路(10)的输出结点(NDB)相连的输入结点(NDB)以及和上述第一CMOS倒相电路(10)的输入结点(NDA)相连的输出结点(NDA)；电容(14)，它连接在电源结点(1)和上述第一CMOS倒相电路(10)的输入结点(NDA)之间；电压上升单元(18；181～183；401～403；411～413)，它使上述第二CMOS倒相电路(12)中的N沟道MOS晶体管(124)的源极电压比接地电压(GND)只上升规定电压；缓冲电路(20～25)，它响应上述第一CMOS倒相电路(10)中的输出结点(NDB)的电压，发生上述通电复位信号(/POR)。2．权利要求1记载的通电复位电路，其特征在于，上述电压上升单元包括以二极管的形式连接在上述N沟道MOS晶体管(24)的源极和接地结点(12)之间的晶体管。3．权利要求1记载的通电复位电路，其特征在于，上述电压上升单元包括串联连接在上述N沟道MOS晶体管(124)的源极与接地结点(2)之间且以二极管的形式连接的多个晶体管(181～183)以及和上述多个晶体管(181～183)中的至少一个并联连接的开关元件(401～40...

【专利技术属性】
技术研发人员：丁磊，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]