双倍数据传输速度的DDR SDRAM与SDRAM的共用模块制造技术

一种主机板上的双倍数据传输速度的同步动态随机存取存储器（ＤＤＲＳＤＲＡＭ）与同步动态随机存取存储器（ＳＤＲＡＭ）的共用模块。经过计算决定主机板上终端电阻的电阻值，使工作电流在ＳＤＲＡＭ控制器的限制范围内，且不需额外的快速切换集成电路，即能达到ＤＤＲ ＤＲＡＭ与ＳＤＲＡＭ共同设计的目的。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种双倍数据传输速度的同步动态随机存取存储器(DDRSDRAM)与同步动态随机存取存储器(SDRAM)的共用模块，特别涉及下述这种双倍数据传输速度的同步动态随机存取存储器(DDR SDRAM)与同步动态随机存取存储器(SDRAM)的共用模块无需其它集成电路，并且在完全不增加成本的情况下，可实现DDR SDRAM与SDRAM的共同设计。在CPU全速向更高频率迈进的同时，总线的频宽与存储器速度的提高也将成为左右系统整体性能的关键要素。分析现在广为工业界讨论的Rambus结构与SDRAM-II标准(Double-Data-Rate Synchronous DRAM；DDRSDRAM)，两者其实都具备了增加数据传输速度的优点。另一方面，因为DDR SDRAM结构与现阶段的SDRAM结构上是兼容的，且不需要像Rambus那样需要重新定义插座标准，对於这一标准的推广将较前者容易。而同步动态随机存取存储器(SDRAM)是DRAM的新形式，比传统存储器的时钟脉冲速度要快上许多。因为它能和CPU的总线同步，并能够同时开启两个存储器页(PAGE)，运算速度可达133MHz。然而，英特尔出产的奔腾(Pentium)系列使用的是100及133MHz的CPU总线，所以SDRAM还能支持，但未来的个人计算机可能使用高达200MHz的总线，SDRAM就不足以支持了，所以，开发更高速的存储器如双倍数据传输速度的同步动态随机存取存储器(DDR-SDRM)就成为一迫切的需求。双倍数据传输速度的同步动态随机存取存储器(DDR-SDRM)，因为能支持两倍时钟脉络的数据传输，因而可将存储芯片的数据量提升为两倍，因此也称的为SDRM II。然而，目前主机板共同支持DDR SDRAM与SDRAM的具体作法是利用一快速切换集成电路(Quick Switch IC)来控制切换终端电阻(Terminator)，以达到DDR SDRAM与SDRAM共同设计的目的。但是，此方法需要8-10个快速切换集成电路，相对来说必然增加制作成本，对于大量生产制造主机板的厂家与使用者而言，这是一种很不经济的设计。本专利技术主要的目的在于提供一种主机板上的双倍数据传输速度的同步动态随机存取存储器(DDR SDRAM)与同步动态随机存取存储器(SDRAM)的共用模块，在不需要额外的快速切换集成电路的情况下可实现DDR DRAM与SDRAM共同设计的目的。本专利技术所说的共用模块经过测试后可将主机板上的终端电阻设定为220欧姆到1250欧姆之间，以330欧姆为优选值，DDR DRAM与SDRAM都能正常工作，且工作电流均满足在SDRAM控制器允许的范围内。下面结合附图说明有关本专利技术的详细内容及技术，其中图1为本专利技术的双倍数据传输速度的同步动态随机存取存储器(DDRSDRAM)与同步动态随机存取存储器(SDRAM)的共用模块的第一实施例的结构图；和图2为本专利技术的双倍数据传输速度的同步动态随机存取存储器(DDRSDRAM)与同步动态随机存取存储器(SDRAM)的共用模块的第二实施例的结构图。一般而言，支持DDR SDRAM存储器模块的控制(CMD)信号/地址(ADD)信号、数据(DATA)信号所需的终端电压为1.25V；支持SDRAM存储器模块的控制(CMD)信号/地址(ADD)信号、数据(DATA)信号所需的终端电压为3.3V。但是DDR SDRAM存储器模块需要33欧姆的终端电阻，而SDRAM存储器模块则不需要。所谓的终端电阻为一个特殊的电阻包或电阻块，可用来告诉计算机信号传递的终点在何处，并确保整体电路信号的稳定性。终端电阻的作用像滤波器，可消除由许多电缆线和设备产生的电噪声。因此，DDR SDRAM与SDRAM要共同设计(即要共用控制(CMD)信号/地址(ADD)信号、数据(DATA)信号)，必须在终端电压不变的情况下，配合恰当的终端电阻，使得DDR SDRAM与SDRAM皆能正常工作。一般除了利用终端电阻器的终端功能之外，还利用它的感应方式检测功能。当检测到DDR SDRAM装置时，会自动地将总线传输模式切换为DDRSDRAM模式。当然，整个总线会以较快的速度传输数据。当有了本专利技术的设计之后，可以将SDRAM装置接在同一个通道内以达到共同设计的目的。图1为本专利技术的双倍数据传输速度的同步动态随机存取存储器(DDRSDRAM)与同步动态随机存取存储器(SDRAM)的共用模块结构图，其中，通过一控制器10将控制(CMD)信号/地址(ADD)信号、数据(DATA)信号传递至一共用模块12中，此共用模块12包含至少一个DDR SDRAM双排引脚存储器模块(Dual In-Line Memory Module；DIMM)及至少一个SDRAM双排引脚存储器模块(Dual In-Line Memory Module；DIMM)。在本专利技术的第一实施例中，共用模块12包含第一DDR SDRAM双排引脚存储器模块20、第二DDR SDRAM双排引脚存储器模块30、第一SDRAM双排引脚存储器模块40、及第二SDRAM双排引脚存储器模块50。分别用于提供不同数目的DDR SDRAM与SDRAM的配置。例如，二个DDR SDRAM(第一DDR SDRAM双排引脚存储器模块和第二DDR SDRAM双排引脚存储器模块)以及两个SDRAM(第一SDRAM双排引脚存储器模块和第二SDRAM双排引脚存储器模块)；一个DDR SDRAM(DDR SDRAM双排引脚存储器模块)以及三个SDRAM(第一SDRAM双排引脚存储器模块、第二SDRAM双排引脚存储器模块、和第三SDRAM双排引脚存储器模块)；三个DDR SDRAM(第一DDR SDRAM双排引脚存储器模块、第二DDR SDRAM双排引脚存储器模块、第三DDR SDRAM双排引脚存储器模块)以及一个SDRAM(SDRAM双排引脚存储器模块)。再通过终端电阻60、62的设计，在终端电压70维持不变的情况下，达到共用模块的目的。图2是本专利技术的双倍数据传输速度的同步动态随机存取存储器(DDRSDRAM)与同步动态随机存取存储器(SDRAM)的共用模块的第二实施例的结构图。如图2所示，共用模块12还包括一个第五双排引脚存储器模块52，如同上述的第一实施例的配置方式，使用者可以选择不同数量的DDRSDRAM与SDRAM进行配制，在此不再重复。对于本专利技术所说的共用模块，通过计算及测试所得的结果可知，当终端电阻60、62为220欧姆至1250时，DDR DRAM与SDRAM皆能正常工作，所说的正常工作是指SDRAM的信号在高和低电平时的电流落在SDRAM控制器的允许范围内。SDRAM的控制(CMD)信号/地址(ADD)信号、数据(DATA)信号为高电平时的电流(IH)以及为低电平时的电流(IL)的计算及测试结果如下(以330欧姆的终端电阻为例)IH＝(3.3-1.25)/0.33K＝6.21mA；IL＝1.25/0.33K＝3.79mA；以330欧姆的终端电阻为例IH＝(3.3-1.25)/0.22K＝9.31mA；IL＝1.25/0.22K＝5.68mA；以1250欧姆为例IH＝(3.3-1.25)/1.25K＝1.64mA；IL＝1.2本文档来自技高网...

【技术保护点】
一种双倍数据传输速度的同步动态随机存取存储器（ＤＤＲＳＤＲＡＭ）与同步动态随机存取存储器（ＳＤＲＡＭ）的共用模块，至少包含：至少一个ＤＤＲＳＤＲＡＭ双排引脚存储器模块；至少一个ＳＤＲＡＭ双排引脚存储器模块；终端电阻，耦合到共用模块，并输出终端电压；其中，通过一个控制器，将控制（ＣＭＤ）信号／地址（ＡＤＤ）信号、数据（ＤＡＴＡ）信号传递至共用模块中。

【技术特征摘要】
【国外来华专利技术】1.一种双倍数据传输速度的同步动态随机存取存储器(DDR SDRAM)与同步动态随机存取存储器(SDRAM)的共用模块，至少包含至少一个DDR SDRAM双排引脚存储器模块；至少一个SDRAM双排引脚存储器模块；终端电阻，耦合到共用模块，并输出终端电压；其中，通过一个控制器，将控制(CMD)信号/地址(ADD)信号、数据(DATA)信号传递至共用模块中。2.如权利要求1所述的双倍数据传输速度的同步动态随机存取存储器(DDR SDRAM)与同步动态随机存取存储器(SDRAM)的共用模块，其特征在于DDR SDRAM存储器模块所需的终端电压为1.25V。3.如权利要求1所述的...

【专利技术属性】
技术研发人员：林火元，
申请(专利权)人：技嘉科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]