含有输入/输出线对和预充电电路的集成电路器件制造技术

一种集成电路器件，包括：　　　　在基底上的一对第一和第二输入／输出线，其中部分第一和第二输入／输出线沿着与其第一长度平行的方向延伸，部分第一和第二输入／输出线在扭转区域内彼此交叉，因此在扭转区域内部分第一和第二输入／输出线沿着与该平行方向不同的方向延伸，并且部分第一和第二输入／输出线沿着与其第二长度平行的方向延伸，因此第一和第二输入／输出线的相对位置与其第一和第二长度相反；以及　　　　预充电电路，与在扭转区域内沿着与该平行方向不同的方向延伸的部分第一和第二输入／输出线相连，其中设置预充电电路响应于启用信号而使第一和第二输入／输出线具有相同的电位。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路器件，尤其涉及具有输入/输出线对和相关的存储器件的集成电路器件。
技术介绍
在半导体器件中，可以利用各种输入/输出线(IO线)从存储器单元中读取数据或将数据写入存储器单元。由于一对IO线在一个IO线执行了写命令或读命令之后可能会具有不同的电压电平，因此在执行下一个命令之前可以对IO线进行预充电。半导体器件的IO线可以包括经过列选择电路与一与存储器单元耦联的位线相耦联的第一IO线以及经过开关电路与第一IO线相耦联的第二IO线。在此，第一IO线可以称为“本地输入/输出线(LIO)”，而第二IO线可以称为“总输入/输出线(GIO)”。在执行完第一命令并且执行下一个命令之前，可以对LIO和GIO进行预充电。这里，GIO的预充电电路可以位于存储器件的外围区域并可以在两个命令之间将GIO预充电到预定电平。但是，随着存储器阵列的密度的增大，外围区域和存储器阵列区域之间的距离也可能增大。如果该距离太大，则外围区域中的预充电电路可能不能以足够的速度对GIO充电。于是，位于外围区域的GIO的预充电电路将不能在给定的时间期限内预充电或均衡GIO。此外，当存储器阵列的密度增大时，存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路器件，包括在基底上的一对第一和第二输入/输出线，其中部分第一和第二输入/输出线沿着与其第一长度平行的方向延伸，部分第一和第二输入/输出线在扭转区域内彼此交叉，因此在扭转区域内部分第一和第二输入/输出线沿着与该平行方向不同的方向延伸，并且部分第一和第二输入/输出线沿着与其第二长度平行的方向延伸，因此第一和第二输入/输出线的相对位置与其第一和第二长度相反；以及预充电电路，与在扭转区域内沿着与该平行方向不同的方向延伸的部分第一和第二输入/输出线相连，其中设置预充电电路响应于启用信号而使第一和第二输入/输出线具有相同的电位。2. 根据权利要求1的集成电路器件，其中预充电电路包括晶体管，该晶体管具有在扭转区域内连接到以与该平行方向不同的方向延伸的部分第一输入/输出线的第一源区/漏区、在扭转区域内连接到以与平行方向不同的方向延伸的部分第二输入/输出线的第二源区/漏区以及在第一和第二源区/漏区之间的控制电极，其中晶体管响应于施加到栅极的启用信号而电连接第一和第二输入/输出线。3.根据权利要求2的集成电路器件，其中晶体管包括金属氧化物半导体MOS晶体管。4.根据权利要求1的集成电路器件，其中预充电电路包括第一和第二依次相连的晶体管其中第一晶体管具有在扭转区域内连接到以与该平行方向不同的方向延伸的部分第一输入/输出线的第一源区/漏区、与电压源相连的第二源区/漏区以及在第一和第二源区/漏区之间的控制电极；其中第二晶体管具有在扭转区域内连接到以与平行方向不同的方向延伸的部分第二输入/输出线的第三源区/漏区、与电压源相连的第四源区/漏区以及在第三和第四源区/漏区之间的控制电极；并且电压源响应于施加到第一和第二晶体管的控制电极上的启用信号而电连接到第一和第二输入/输出线。5.根据权利要求4的集成电路器件，其中电压源提供大约为集成电路器件的电源电压的1/2的电压。6.根据权利要求4的集成电路器件，其中第一和第二晶体管包括第一和第二金属氧化物半导体MOS晶体管。7.根据权利要求1的集成电路器件，其中部分第一和第二输入/输出线沿着其第一和第二长度的第一平行方向延伸，其中部分第一和第二输入/输出线沿着与在扭转区域内第一平行方向不同的第二平行方向延伸。8.根据权利要求7的集成电路器件，其中第一平行方向和第二平行方向垂直。9.根据权利要求1的集成电路器件，进一步包括第一和第二存储单元；分别与第一和第二存储单元相连的第一和第二位线；以及在第一和第二位线以及第一和第二输入/输出线之间连接的选择电路；其中选择电路响应于选择信号而将第一位线电连接到第一输入/输出线并将第二位线电连接到第二输入/输出线。10.根据权利要求9的集成电路器件，进一步包括在第一和第二输入/输出线之间电连接的输入/输出线读出放大器，其中预充电电路在沿着输入/输出读出放大器和选择电路之间的输入/输出线一点处与部分输入/输出线相连。11.根据权利要求9的集成电路器件，进一步包括在第一和第二位线之间连接的位线读出放大器。12.一种集成电路存储器件，包括第一和第二存储单元；分别与第一和第二存储单元相连的第一和第二位线；第一和第二输入/输出线；在第一和第二位线以及第一和第二输入/输出线之间连接的选择电路，其中选择电路响应于选择信号而将第一位线电连接到第一输入/输出线并将第二位线电连接到第二输入/输出线；与第一和第二输入/输出线相连的预充电电路，其中设置预充电电路响应于启用信号而使第一和第二输入/输出线具有相同的电位；以及在第一和第二输入/输出线之间电连接的输入/输出线读出放大器，其中预充电电路连接到在输入/输出读出放大器和选择电路之间的输入/输出线。13.根据权利要求12的集成电路存储器件，进一步包括在第一和第二位线之间连接的位线读出放大器。14.根据权利要求12的集成电路存储器件，其中预充电电路包括晶体管，该晶体管具有与第一输入/输出线相连的第一源区/漏区、与第二输入/输出线相连的第二源区/漏区以及在第一和第二源区/漏区之间的控制电极，其中晶体管响应于施加到栅极上的启用信号而电连接第一和第二输入/输出线。15.根据权利要求14的集成电路存储器件，其中晶体管包括金属氧化物半导体MOS晶体管。16.根据权利要求12的集成电路存储器件，其中预充电电路包括第一和第二依次相连的晶体管其中第一晶体管具有与第一输入/输出线相连的第一源区/漏区、与电压...

【专利技术属性】
技术研发人员：金成勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：