具有双向时钟线的存储装置、存储控制器和存储系统制造方法及图纸

本发明专利技术的一个实施例提供了一种存储装置，该存储装置适合于接收根据写时钟信号的数据和输出根据读时钟信号的数据，包括时钟端口和串行双向驱动器，配置该时钟端口以输出读时钟信号并接收写时钟信号，配置该串行双向驱动器以经由时钟端口输出读时钟信号并且同时经由时钟端口接收写时钟信号。

【技术实现步骤摘要】

本专利技术涉及一种存储装置、能够控制存储装置操作的存储控制器和存储系统。
技术介绍
用于将数据写入到存储器阵列中和用于从存储器阵列读出数据的常规动态随机存取存储器(DRAM)系统通常使用不同的时钟信号，即读时钟信号和写时钟信号。读时钟信号由存储装置产生，以便与在输出数据端口输出的数据同步。写时钟信号产生在存储控制器内并用于与将要写入存储装置中的数据同步，以便将要写入的数据可以锁存在存储装置中。在未来的高速存储接口中，例如考虑到未来的DDR-4(双数据速率)一代，例如由于差分信号传输等而引起用于存储装置的每个通道的引脚数显著增加。在这种存储系统中，在至少三条线上提供时钟信号，例如用于传输命令和地址信号的命令和地址时钟、与将要写到存储装置的数据同步的写时钟信号、和与将要从存储装置读出的数据同步的读时钟信号。高引脚数导致存储控制器以及存储装置的功耗增加，并造成存储系统的设计更复杂，尤其是该系统母板上的信号线的布线。因此本专利技术的一个方面在于减小存储系统内的互连线，且尤其是减小存储系统中所用存储装置的引脚数。
技术实现思路
根据本专利技术的第一方面，提供了一种存储装置，其适合于根据写时钟信本文档来自技高网...

【技术保护点】
一种存储装置，配置用于根据写时钟信号接收数据并根据读时钟信号输出数据，包括：时钟端口；和串行双向驱动器，配置用于经由时钟端口输出读时钟信号并经由时钟端口接收写时钟信号。

【技术特征摘要】
US 2004-9-30 10/9548691.一种存储装置，配置用于根据写时钟信号接收数据并根据读时钟信号输出数据，包括时钟端口；和串行双向驱动器，配置用于经由时钟端口输出读时钟信号并经由时钟端口接收写时钟信号。2.如权利要求1的存储装置，其中该串行双向驱动器配置为经由时钟端口输出读时钟信号，并且同时经由时钟端口接收写时钟信号。3.如权利要求1的存储装置，其中该存储装置是双数据速率(DDR)存储装置。4.如权利要求1的存储装置，其中该串行双向驱动器包括配置用于输出读时钟信号的发射机和配置用于接收写时钟信号的接收机。5.如权利要求4的存储装置，其中该接收机从所接收的写时钟信号中减去输出的读时钟信号，以获得在将数据写到存储装置的存储器阵列中使用的合成写时钟信号。6.如权利要求5的存储装置，其中该串行双向驱动器配置为经由时钟端口输出读时钟信号并同时经由时钟端口接收写时钟信号。7.如权利要求5的存储装置，进一步包括具有数据输入的数据端口，该数据输入耦合到该串行双向驱动器的接收机的输出。8.如权利要求7的存储装置，进一步包括用于产生读时钟信号的读时钟发生器，连接该读时钟发生器以将读时钟信号提供给该串行双向驱动器的发射机。9.如权利要求8的存储装置，其中该数据端口连接到读时钟发生器，以驱动与读时钟信号同步的输出数据。10.一种用于控制存储装置操作的存储控制器，包括时钟端口，配置用于输出写时钟信号并接收读时钟信号，其中读时钟端口与存储装置相关联；以及串行双向驱动器，配置用于经由时钟端口输出写时钟信号并接收读时钟信号。11.如权利要求10的存储控制器，其中该串行双向驱动器配置用于同时经由时钟端口输出写时钟信号和接收读时钟信号。12.如权利要求11的存储控制器，其中该串行双向驱动器包括配置用于输出写时钟信号的发射机和配置用于接收读时钟信号的接收机。13.如权利要求12的存储控制器，其中该接收机从所接收的读时...

【专利技术属性】
技术研发人员：H鲁克鲍尔，C西歇特，D萨维纳克，P格雷戈里乌斯，P瓦尔纳，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]