背贴式内存封装结构及其制造方法技术

本发明专利技术涉及一种背贴式内存封装结构，包括一基板，在基板的二相对表面分别设置一控制器及一内存，且控制器与内存形成电性连接。该背贴式封装结构的制造方法是先提供一基板，接着在基板的第一表面安装一控制芯片并封装之，而后安装一内存于基板的第二表面上。该背贴式内存封装结构及方法具有高良率、低封装成本的优点，又因可降低基板使用空间故可增加内存的设计使用空间。

【技术实现步骤摘要】

本专利技术涉及一种内存封装结构，特别是关于一种。
技术介绍
小型存储卡提供了可重复抹写、无需电源保存资料、外型轻巧易携带等特性。从1990年起闪存卡(Flash Memory Card)问市后，陆续有多种小型存储卡推出，其中，内含控制器的小型存储卡逐渐广为大众所泛用，例如数字安全存储卡(Secure Digital Card，SD Card)。另一方面，在集成电路封装技术中，混成组装元件(Hybrid Device)为封装发展的一种趋势。如图1所示，为现有内存封装结构的剖视图，一内存封装结构10包括一基板12，在基板12的同一表面122上安装有控制器14、内存16及二元件18，相对的另一表面124则设有导电接脚20。其封装流程如图2a至图2e所示，主要分为四步骤，首先进行表面黏着技术(Surface Mounting Technology，SMT)，如图2a及图2b，在基板12表面印刷锡球22，接着安装该内存16及二元件18且进行回焊(Reflow)。进行基板清洁作业后，如图2c所示，进行芯片基板直接封装(Chip on Board，COB)制程，包含黏晶、打线、填胶及胶模固化等作业，以便在基板12上安装控制器14。之后如图2d所示，利用探针23在导电接脚20上进行电性测试，以筛除不良品，筛选后再进行外壳组装。然而，此种内存封装结构却具有诸多缺陷需待改进。举例来说，由于控制器14、内存16等元件皆组装在基板12的同一表面，不仅需加大基板使用空间，相对地，内存16可设计空间变小因而使内存厂牌适用性受限；更甚者，必须等待内存16安装好之后才能开始COB封装制程，以致最后才能进行电性测试来筛除COB不良品，由于前制程如焊锡或溶剂皆容易污染金手指焊垫(Finger Pad)，使得需要高度洁净作业的COB封装容易产生不良，如此导致不良率高而无法降低封装成本。
技术实现思路
本专利技术的目的之一在于克服现有技术的不足与缺陷，提出一种高良率的内存封装结构及方法，其结构设计可预先测试内存控制器，不仅可事先筛除不良品，且控制器不易受后续封装制程污染而具有较高良率，故可有效达成降低封装制造成本的功效。再者，本专利技术的目的之一在于，提出一种背贴式内存封装结构，其可降低基板使用空间，进而增加内存的设计空间，且使内存厂牌适用性有效提高。为达到上述目的，本专利技术的一实施例提供一种背贴式内存封装结构包括一具有二相对表面的基板，一控制器设置在该基板的第一表面上，另有一内存设置在基板的第二表面上且与该控制器形成电性连接。为达到上述目的，本专利技术的一实施例提供背贴式内存封装结构的制造方法如下首先提供一基板，接着安装一控制芯片于基板的第一表面上且封装控制芯片，而后安装一内存于基板的第二表面上，且制作线路令该内存与该控制器形成电性连接。附图说明图1所示为现有内存封装结构的剖视图；图2a至2d所示为现有内存封装流程的各步骤结构剖视图；图3所示为根据本专利技术的一实施例的背贴式内存封装结构的剖视图； 图4a至图4c为本专利技术的背贴式内存封装流程的各步骤结构剖视图。图中符号说明10内存封装结构12基板122 表面124 表面14控制器16内存18元件20导电接脚22锡球23、41探针30内存封装结构32基板322 第一表面324 第二表面34控制器340 控制芯片342 焊线344 塑封材料36内存38电子元件40锡球42导电接脚具体实施方式如图3所示，为根据本专利技术的一实施例的背贴式内存封装结构的剖面示意图。一内存封装结构30包括一具有相对二表面的基板32，在基板32的第一表面322设有一控制器34，而相对的第二表面324上则设有一内存36及二电子元件38，例如电阻、电容等元件。于一实施例中，内存36及二电子元件38通过多个锡球40植设于基板32的第二表面324上，并通过基板32上的导电线路(图中未示)与控制器34形成电性连接。另，在基板32的第一表面322上设有多个导电接脚42。较佳地，控制器34以芯片基板直接封装(COB)方式设置在基板32的第一表面322上。于此实施例中，控制器34包括一控制芯片340、多条焊线342电性连接控制芯片340与基板32，以及一塑封材料344(molding compound)包覆控制芯片340及焊线342外，以提供封装保护作用。根据本专利技术的精神之一，将控制器34移至与内存36及二电子元件38不同的表面，使得表面的元件布局设计较具弹性。再者，因为基板32的两个表面皆可布置元件，因此整个内存封装结构30的尺寸可以缩小。在了解本专利技术的实施例的背贴式内存封装结构之后，接下来，将详细说明内存封装结构的一种较佳制造方法。请参图4a至图4c所示，一种背贴式内存封装结构的制造方法包括下列步骤首先进行COB封装制程，如图4a所示，提供一基板32，其第一表面322上以适当的方式设置一或多个导电接脚42，例如以电镀的方式制作出的金手指(goldfinger)。另一方面，在基板32的第一表面322上的其它部分以适当方式，例如黏晶的方式，固定一控制芯片340。之后对于控制芯片340再进行打线、灌胶及胶模固化等作业，以封装控制芯片340并形成一控制器34。接着即可先利用探针41通过导电接脚42对控制器34先行进行电性测试(pre-test)，以事先筛除COB封装不良品。本专利技术的特征之一，在于形成控制器34之后，即可进行控制器34的测试。经过电性预测试之后，接着进行表面黏着技术(SMT)，如图4b所示，翻转基板32使控制器34朝下，而令基板32的第二表面324朝上，以便在基板32的第二表面324上植设多个锡球40，并依序将一内存36及二电子元件38通过锡球40安装于基板32上，安装完成后旋即进行回焊作业固定，进而形成一背贴式的内存封装结构30。最后，如图4c所示，可再通过导电接脚42对内存封装结构30进行最终测试。根据本专利技术的精神所实现的背贴式内存封装结构，由于其先在基板上安装控制器，而后才组装内存及其它元件，故可预先测试控制器，不仅可事先筛除不良品，且控制器不易受后续封装制程污染而具有较高良率，因此本专利技术可有效达成降低封装制造成本的功效。另外，由于本专利技术的内存封装结构，其控制器与内存位于基板的相对两表面上，故可有效降低基板使用空间，进而增加内存的设计空间，同时亦使内存厂牌的适用性大幅提高。以上所述的实施例仅为说明本专利技术的技术思想及特点，其目的在于使本领域技术人员能够了解本专利技术的内容并据以实施，当不能以之限定本专利技术的保护范围，即大凡依本专利技术所揭示的精神所作的均等变化或修饰，仍应涵盖在本专利技术的专利范围内。本文档来自技高网...

【技术保护点】
一种背贴式内存封装结构，其特征在于，包括：一基板，具有相对的一第一表面及一第二表面；一控制器，其设置在该基板的该第一表面上；以及一内存，其设置在该基板的该第二表面上，且与该控制器之间具有电性连接。

【技术特征摘要】
1.一种背贴式内存封装结构，其特征在于，包括一基板，具有相对的一第一表面及一第二表面；一控制器，其设置在该基板的该第一表面上；以及一内存，其设置在该基板的该第二表面上，且与该控制器之间具有电性连接。2.如权利要求1所述的背贴式内存封装结构，其中，该控制器包括一控制芯片，位于该基板的该第一表面；多个焊线，电性连接该控制芯片及该基板；以及一塑封材料，包覆于该控制芯片及该等焊线。3.如权利要求1所述的背贴式内存封装结构，其中，在该基板的该第二表面上更设有多个电子元件于该内存外。4.如权利要求3所述的背贴式内存封装结构，其中，所述的电子元件包含电阻、电容。5.如权利要求1所述的背贴式内存封装结构，其中，该控制器以芯片基板直接封装方式设置在该基板...

【专利技术属性】
技术研发人员：陈逸尘，曾繁斌，戴仁祐，陈永新，王泰元，吕宏斌，林政宽，许美华，
申请(专利权)人：睿颖科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]