一种用于高速总线测试验证的装置制造方法及图纸

本实用新型专利技术公开了一种用于高速总线测试验证的装置，装置包括主板，主板上安装有SOC主控芯片，芯片集成了CPU和FPGA逻辑资源，所述主控芯片连接多种串口连接器，装置包括通用吉比特高速接口、MLVDS高速总线接口、LVDS高速总线发送和接收接口、通用低速总线接收接口、CAN总线接收接口和CAN

【技术实现步骤摘要】
一种用于高速总线测试验证的装置


[0001]本技术涉及总线接口测试
，特别是涉及一种用于高速总线测试验证的装置。

技术介绍

[0002]随着电子设备的处理性能提升，产品接口的运行速度越来越高，通常为吉比特传输接口，并且单个产品接口数量较多，接口传输协议不同，对单个产品的测试复杂度越来越高，传统的测试方法是使用多种接口的板卡安装在计算机中，通过在计算机上控制软件，实现计算机内板卡对被测产品的接口通信。通常测试板卡受计算机空间、接口的速度的限制，每张测试板卡的接口数量就只能做到2
‑
4个，因此这种测试方法需要较多的板卡，尤其是被测产品的接口种类较多、接口数量较多时，需要计算机具有较多的插槽安装板卡，有时候会出现插槽不够的情况，需要额外配置计算机。

技术实现思路

[0003]为解决上述技术问题，本技术提供了一种用于高速总线测试验证的装置，具有丰富的可编程高速接口、低速接口，装置通过以太网与计算机进行通信，并按接口类型分配到不同的连接器上，各种接口的协议可配置，当针对某种被测产品时，只需要将对应的电气接口进行连接，修改测试软件即可，无需重新设计测试板卡。
[0004]本技术采用的一个技术方案是：提供了一种用于高速总线测试验证的装置，具体技术方案如下：
[0005]所述装置硬件包括主板，主板上安装有主控芯片，所述主控芯片采用了集成CPU和FPGA的SOC芯片；
[0006]所述装置包括总线接口、电源接口、网络接口；
[0007]所述总线接口包括吉比特高速接口、MLVDS高速总线接口、LVDS高速总线接口和总线接收接口，所述LVDS高速总线接口包括LVDS高速总线发送接口和LVDS高速总线接收接口；
[0008]所述总线接收接口包括通用低速总线接收接口、CAN总线接收接口、CAN
‑
FD总线接收接口；
[0009]所述主控芯片的PS和PL端分别连接DDR3缓存，所述主控芯片还连接SPI NOR FLASH；
[0010]所述主控芯片端口还连接有驱动芯片ULN2803和电压转换芯片MAX3232，所述主控芯片PS和PL部分的IO接口连接有FMC连接器。
[0011]进一步的，所述SOC主控芯片采用XC7Z045芯片作为主控。
[0012]进一步的，所述主控芯片的GTX端分别连接SFP+连接器和QSFP+连接器，构成两个所述吉比特高速总线接口。
[0013]进一步的，所述主控芯片连接两个DS91M040收发器，所述DS91M040收发器连接
HJ30J连接器，构成MLVDS高速总线接口。
[0014]进一步的，所述主控芯片连接SN65LVDS31和SN65LVDS31收发器，所述SN65LVDS31和SN65LVDS31收发器分别连接HJ30J连接器构成所述LVDS高速总线发送接口和LVDS高速总线接收接口。
[0015]进一步的，所述主控芯片连接有AM26LV32E、AM26LV31E和SN74AVC8T245收发器，所述AM26LV32E、AM26LV31E和SN74AVC8T245收发器连接有J30J连接器构成通用低速总线接收接口。
[0016]进一步的，所述主控芯片总线端口通过TJA1040和TCAN1040收发器连接DB9接口的连接器，构成所述CAN总线接收接口和所述CAN
‑
FD总线接收接口，所述CAN总线接收接口和所述CAN
‑
FD总线接收接口分别设有两个。
[0017]进一步的，所述电压转换芯片MAX3232连接有两个RS232连接器，构成两个异步串口。
[0018]本技术的有益效果是：
[0019]装置的主控芯片集成了CPU和FPGA，利用CPU的灵活性，实现与计算机之间的数据通信，利用FPGA的可编程特性，实现各接口的协议转换；FPGA的吉比特高速接口连接到QSFP+连接器，设计了MLDS、LVDS高速接口连接到HJ30J高速连接器上，当接口需要实现不同协议时，在FPGA开发代码即可，并能够通过网络将更改的逻辑传输到CPU上固化，装置操作简单，实现了接口的通用性，提高了装置与被测试接口的适配性，使得测试更为高效。
附图说明
[0020]图1是本技术的硬件连接示意图；
具体实施方式
[0021]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0022]本实施例提供了一种用于高速总线测试验证的装置，如图1所示，装置硬件包括主板，所述主板上安装有主控芯片，所述主控芯片采用SOC芯片，本实施例中具体采用XC7Z045
‑
2FFG900I作为主控芯片，该芯片集成了CPU和FPGA逻辑资源；
[0023]所述硬件主板设有多种接口包括总线接口、电源接口、网络接口；
[0024]所述电源接口的供电电压为4.5
‑
14V，所述网络接口设有两个，为RJ45接口；
[0025]所述总线接口包括吉比特高速接口、MLVDS高速总线接口、LVDS高速总线接口和总线接收接口，所述LVDS高速总线接口包括LVDS高速总线发送接口和LVDS高速总线接收接口；
[0026]所述总线接收接口包括通用低速总线接收接口、CAN总线接收接口、CAN
‑
FD总线接收接口；
[0027]所述硬件主板还设有两个扩展串口和异步串口，所述扩展串口分别表示为扩展串口1和扩展串口2。
[0028]所述主控芯片的PS和PL端分别连接32位宽DDR3缓存，所述主控芯片还连接2*64MB的SPI NOR FLASH；
[0029]所述主控芯片端口还连接有驱动芯片ULN2803和电压转换芯片MAX3232，所述驱动芯片ULN2803通过8路光耦连接在所述主控芯片端口，且接有接口连接器构成扩展串口2；所述电压转换芯片MAX3232连接有RS232连接器，构成接口为DB9的异步串口；所述主控芯片PS和PL部分的IO接口连接有FMC连接器，构成扩展串口1。
[0030]所述主控芯片的GTX端分别连接SFP+连接器和QSFP+连接器，构成两个所述吉比特高速总线接口。
[0031]所述主控芯片连接两个DS91M040收发器，所述DS91M040收发器连接HJ30J
‑
24连接器，构成MLVDS高速总线接口。
[0032]所述主控芯片连接SN65LVDS31和SN65LVDS31收发器，所述SN65LVDS31和SN65LVDS31收发器分别连接HJ30J
‑
36针和HJ30J
‑
36孔的连接器，构成所述LVDS高速本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于高速总线测试验证的装置，其特征在于，所述装置硬件包括主板，主板上安装有主控芯片，所述主控芯片采用了集成CPU和FPGA的SOC芯片；所述装置包括总线接口、电源接口、网络接口；所述总线接口包括吉比特高速接口、MLVDS高速总线接口、LVDS高速总线接口和总线接收接口，所述LVDS高速总线接口包括LVDS高速总线发送接口和LVDS高速总线接收接口；所述总线接收接口包括通用低速总线接收接口、CAN总线接收接口、CAN
‑
FD总线接收接口；所述主控芯片的PS和PL端分别连接DDR3缓存，所述主控芯片还连接SPI NOR FLASH；所述主控芯片端口还连接有驱动芯片ULN2803和电压转换芯片MAX3232，所述主控芯片PS和PL部分的IO接口连接有FMC连接器。2.根据权利要求1所述的用于高速总线测试验证的装置，其特征在于，所述SOC主控芯片采用XC7Z045芯片作为主控。3.根据权利要求1所述的用于高速总线测试验证的装置，其特征在于，所述主控芯片的GTX端分别连接SFP+连接器和QSFP+连接器，构成两个所述吉比特高速总线接口。4.根据权利要求1所述的用于高速总线测试验证的装置，其特征在于，所述主控芯片连接两个DS91M040收发器，所述DS...

【专利技术属性】
技术研发人员：万波，叶明，
申请(专利权)人：成都旋极历通信息技术有限公司，
类型：新型
国别省市：