一种新型的高压槽栅MOS器件制造技术

本实用新型专利技术公开了一种新型的高压槽栅MOS器件，其包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，P型多晶硅源极区，N型轻掺杂区，P型掺杂区，N型重掺杂源极区，氧化层，栅极多晶硅区；漏极电极设在N型重掺杂衬底下表面，N型重掺杂衬底上有N型轻掺杂缓冲区，N型轻掺杂缓冲区上有P型阱区、N型轻掺杂区和槽栅结构区，N型轻掺杂区和槽栅结构区设在P型阱区之间，N型轻掺杂区上设P型掺杂区，P型掺杂区上设N型重掺杂源极区；另一个P型阱区上设N型重掺杂源极区，在P型阱区上设P型多晶硅源极区；槽栅结构区包括氧化层和栅极多晶硅区，栅极多晶硅区上设栅极电极，P型多晶硅源极区和N型重掺杂源极区上设源极电极。区上设源极电极。区上设源极电极。

【技术实现步骤摘要】
一种新型的高压槽栅MOS器件


[0001]本技术涉及半导体功率
，具体涉及一种新型的高压槽栅MOS器件。

技术介绍

[0002]功率MOS器件是一种电子开关，其开关状态受控于栅极电压，导通时由电子或空穴导电，其具有控制简单和开关快速的优点，因而被广泛应用于功率电子系统，主要包括开关电源和电机驱动等。击穿电压、短路电流和比导通电阻为功率MOS器件的主要参数，其中短路电流会对功率器件产生一定的损伤，甚至使该功率器件失效，短路电流的产生会持续一段时间，且会使该功率器件在这段时间产生较高的温度，目前的硅基功率器件一般在短路电流产生时，存在较高的温度，且硅基功率器件本身并不耐高温。
[0003]碳化硅材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。
[0004]针对上述问题，传统的硅基MOS功率器件有以下不足：
[0005](1)在高温条件下运行较慢；
[0006](2)在高温条件下损耗较高；
[0007](3)不耐高温；
[0008](4)短路电流产生，会快速增加功率器件的温度。
[0009]因此，亟待一种高压槽栅MOS器件，在高温条件下运行快、功耗低，且可以实现通过降低自身的短路电流，进而降低自身温度。

技术实现思路

[0010]本技术所要解决的技术问题是：提供一种新型的高压槽栅MOS器件，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备，采用槽栅结构，可以有效地降低该功率器件的比导通电阻；采用N型轻掺杂区，进一步降低该功率器件的比导通电阻，且可以有效地为N型轻掺杂缓冲区提供集聚载流子；采用非对称沟道槽栅结构的MOS器件，可以有效地实现功率器件的运行快和损耗低的性能，还可以实现通过降低自身的短路电流，进而降低自身温度。
[0011]为了解决上述技术问题，本技术的技术方案具体如下：
[0012]一种新型的高压槽栅MOS器件，包括：包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，P型多晶硅源极区，N型轻掺杂区，P型掺杂区，N型重掺杂源极区，氧化层，栅极多晶硅区，栅极电极，源极电极和漏极电极；
[0013]进一步地，所述漏极电极形成在所述N型重掺杂衬底的下表面，在所述N型重掺杂衬底上设有所述N型轻掺杂缓冲区，在所述N型轻掺杂缓冲区的上表面设有两个所述P型阱区、一个所述N型轻掺杂区和一个槽栅结构区，所述N型轻掺杂区和所述槽栅结构区设置在
两个所述P型阱区之间，且所述N型轻掺杂区与所述槽栅结构区彼此接触，所述槽栅结构区的另一侧与彼此相邻的所述P型阱区接触，所述N型轻掺杂区的另一侧与彼此相邻的所述P型阱区接触；
[0014]进一步地，在所述与N型轻掺杂区相接触的P型阱区上表面上，设有所述P型多晶硅源极区，在所述N型轻掺杂区的上表面设有所述P型掺杂区，且所述P型掺杂区分别与所述槽栅结构区和与其相邻的所述P型阱区接触，所述P型掺杂区的上表面设有所述N型重掺杂源极区；
[0015]进一步地，在所述与槽栅结构区相接触的P型阱区的上表面设有所述N型重掺杂源极区，且所述N型重掺杂源极区与所述槽栅结构区彼此接触，在所述N型重掺杂源极区的另一侧彼此连接所述P型多晶硅源极区；
[0016]进一步地，所述槽栅结构区包括所述氧化层和所述栅极多晶硅区，在所述氧化层上表面设有所述栅极多晶硅区，在所述栅极多晶硅区的上表面设有所述栅极电极，在所述P型多晶硅源极区和所述N型重掺杂源极区的上表面设有所述源极电极。
[0017]进一步地，所述基片为半导体衬底材料片。
[0018]进一步地，所述N型轻掺杂缓冲区的厚度大于所述N型重掺杂衬底的厚度。
[0019]进一步地，所述N型轻掺杂缓冲区的厚度大于所述P型阱区的厚度。
[0020]进一步地，所述栅极电极、源极电极和漏极电极的材料为铜材料或者铝材料。
[0021]进一步地，所述P型掺杂区的厚度小于所述N型轻掺杂区的厚度。
[0022]进一步地，所述两个P型阱区的宽度相等。
[0023]进一步地，所述两个P型多晶硅源极区的厚度相等。
[0024]进一步地，所述两个N型重掺杂源极区的厚度相等。
[0025]进一步地，所述两个P型阱区的厚度相等。
[0026]进一步地，半导体衬底材料为半导体SiC基材料。
[0027]有益效果
[0028]本技术专利为一种新型的高压槽栅MOS器件，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备，采用槽栅结构，可以有效地降低该功率器件的比导通电阻；采用N型轻掺杂区，进一步降低该功率器件的比导通电阻，且可以有效地为N型轻掺杂缓冲区提供集聚载流子；采用非对称沟道槽栅结构的MOS器件，可以有效地实现功率器件的运行快和损耗低的性能，还可以实现通过降低自身的短路电流，进而降低自身温度。
附图说明
[0029]图1为本技术一种新型的高压槽栅MOS器件的结构示意图。
[0030]附图标号：1、N型重掺杂衬底；2、N型轻掺杂缓冲区；3、P型阱区；4、P型多晶硅源极区；5、N型轻掺杂区；6、P型掺杂区；7、N型重掺杂源极区；8、氧化层；9、栅极多晶硅区；S、源极电极；D、漏极电极；G、栅极电极。
具体实施方式
[0031]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行
清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0032]参阅图1所示，图1为一种新型的高压槽栅MOS器件的结构示意图。
[0033]本技术提供的一种新型的高压槽栅MOS器件，包括：N型重掺杂衬底1，N型轻掺杂缓冲区2，P型阱区3，P型多晶硅源极区4，N型轻掺杂区5，P型掺杂区6，N型重掺杂源极区7，氧化层8，栅极多晶硅区9，栅极电极G，源极电极S和漏极电极D；
[0034]其中所述漏极电极D形成在所述N型重掺杂衬底1的下表面，在所述N型重掺杂衬底1上设有所述N型轻掺杂缓冲区2，在所述N型轻掺杂缓冲区2的上表面设有两个所述P型阱区3、一个所述N型轻掺杂区5和一个槽栅结构区，所述N型轻掺杂区5和所述槽栅结构区设置在两个所述P型阱区3之间，且所述N型轻掺杂区5与所述槽栅结构区彼此接触，所述槽栅结构区的另一侧与彼此相邻的所述P型阱区3接触，所述N型轻掺杂区5的另一侧与彼此相邻的所述P型阱区3接触；
[0035]在所述与N型轻掺杂区5相接触的P型阱区3上表面上，设有所述P型多晶硅源极区4，在所述N型轻掺杂区5的上表面设有所述P型掺杂区6，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型的高压槽栅MOS器件，其特征在于，包括：N型重掺杂衬底(1)，N型轻掺杂缓冲区(2)，P型阱区(3)，P型多晶硅源极区(4)，N型轻掺杂区(5)，P型掺杂区(6)，N型重掺杂源极区(7)，氧化层(8)，栅极多晶硅区(9)，栅极电极(G)，源极电极(S)和漏极电极(D)；其中所述漏极电极(D)形成在所述N型重掺杂衬底(1)的下表面，在所述N型重掺杂衬底(1)上设有所述N型轻掺杂缓冲区(2)，在所述N型轻掺杂缓冲区(2)的上表面设有两个所述P型阱区(3)、一个所述N型轻掺杂区(5)和一个槽栅结构区，所述N型轻掺杂区(5)和所述槽栅结构区设置在两个所述P型阱区(3)之间，且所述N型轻掺杂区(5)与所述槽栅结构区彼此接触，所述槽栅结构区的另一侧与彼此相邻的所述P型阱区(3)接触，所述N型轻掺杂区(5)的另一侧与彼此相邻的所述P型阱区(3)接触；在所述与N型轻掺杂区(5)相接触的P型阱区(3)上表面上，设有所述P型多晶硅源极区(4)，在所述N型轻掺杂区(5)的上表面设有所述P型掺杂区(6)，且所述P型掺杂区(6)分别与所述槽栅结构区和与其相邻的所述P型阱区(3)接触，所述P型掺杂区(6)的上表面设有所述N型重掺杂源极区(7)；在所述与槽栅结构区相接触的P型阱区(3)的上表面设有所述N型重掺杂源极区(7)，且...

【专利技术属性】
技术研发人员：陈利，陈彬，陈译，
申请(专利权)人：厦门芯一代集成电路有限公司，
类型：新型
国别省市：