适用SOI型的静电保护MOS结构制造技术

本申请涉及半导体集成电路技术领域，具体涉及一种适用SOI工艺的静电保护MOS结构。适用SOI型的静电保护MOS结构包括从下至上依次层叠的衬底层、绝缘层和器件层；所述MOS结构还包括有源区，所述有源区中形成封闭环形的栅极区，所述栅极区位置处的器件层中形成有第一导电类型阱区；所述栅极区包围的有源区区域为漏极区；所述栅极区两个相对的第一侧边外侧的有源区区域为源极区；在所述源极区位置处的器件层中，沿着所述第一侧边的延伸方向间隔形成有第一导电类型重掺杂区，所述第一导电类型重掺杂区和相邻所述第一导电类型阱区接触相连。本申请提供的适用SOI型的静电保护MOS结构，可以解决相关技术中的SOI器件静电保护能力非常微弱的问题。弱的问题。弱的问题。

【技术实现步骤摘要】
适用SOI型的静电保护MOS结构


[0001]本申请涉及半导体集成电路
，具体涉及一种适用SOI工艺的静电保护MOS结构。

技术介绍

[0002]静电释放会对集成电路造成致命的威胁，很大程度上，集成电路的实效是由静电释放引起的，因此需要在集成电路的输入输出端和电源上设置静电保护电路。
[0003]图1a示出了相关技术中一种静电保护器件，其示出了一种栅极接地NMOS器件，该栅极接地NMOS器件具有双向的静电保护能力，即从源端/衬底端到漏端等效有NPN结构对齐进行静电保护，从漏端到源端/衬底端等效有二极管进行漏电保护。
[0004]SOI(Semiconductor on Insulator，绝缘体上半导体)器件，其在硅基底层和硅器件层之间加入绝缘层，以降低硅基底层和硅器件层之间的寄生电容。但是在该SOI器件中，由于绝缘层的存在，无法形成如图1a所示的静电保护结构，图1b示出了SOI器件的版图结构，由于绝缘层的存在该SOI器件的栅极结构G仅能采用图1b所示T型，或者H型(图中未示出)，器件的衬底端则是从边缘引出，从而衬底端B与漏极端D之间所形成的体二极管因PN结的接触面积太小，从而导致静电保护能力非常微弱。

技术实现思路

[0005]本申请提供了一种适用SOI型的静电保护MOS结构，可以解决相关技术中的SOI器件静电保护能力非常微弱的问题。
[0006]为了解决
技术介绍
中所述技术问题，本申请提供一种适用SOI型的静电保护MOS结构，所述适用SOI型的静电保护MOS结构包括从下至上依次层叠的衬底层、绝缘层和器件层；
[0007]所述MOS结构还包括有源区，所述有源区中形成封闭环形的栅极区，所述栅极区位置处的器件层中形成有第一导电类型阱区；
[0008]所述栅极区包围的有源区区域为漏极区；
[0009]所述栅极区两个相对的第一侧边外侧的有源区区域为源极区；
[0010]在所述源极区位置处的器件层中，沿着所述第一侧边的延伸方向间隔形成有第一导电类型重掺杂区，所述第一导电类型重掺杂区和相邻所述第一导电类型阱区接触相连。
[0011]可选地，所述栅极区两个相对的第二侧边外侧的有源区区域也形成第一导电类型重掺杂区；
[0012]所述第一导电类型重掺杂区与相邻的所述第一导电类型阱区接触相连。
[0013]可选地，接触相连的所述第一导电类型重掺杂区和所述第一导电类型阱区，与所述漏极区形成体二极管。
[0014]可选地，两个相对的所述第一侧边的同端，通过第二侧边相连，形成形状为所述封闭环形的栅极区。
[0015]可选地，所述第一侧边为弯折状，包括至少一个弯折单元。
[0016]可选地，所述弯折单元有多个，多个弯折单元的首端和尾端依次相连。
[0017]可选地，所述弯折单元包括第一弯折部，所述第一弯折部的一端为所述弯折单元的首端，所述第一弯折部的另一端连接第二弯折部的一端，所述第二弯折部的另一端为所述弯折单元的尾端；
[0018]所述第一弯折部和所述第二弯折部在相连端相交形成第一角度。
[0019]可选地，所述第一弯折部和所述第二弯折部的形状为直形。
[0020]可选地，所述第一弯折部和所述第二弯折部的长度相同。
[0021]可选地，所述漏极区中掺杂有第二导电类型杂质。
[0022]本申请技术方案，至少包括如下优点：通过在源极区中，沿着栅极区第一侧边的延伸方向，间隔形成有第一导电类型重掺杂区，使得第一导电类型重掺杂区和第一导电类型阱区接触相连，并与漏极区形成有效面积增大的体二极管。该有效面积增大的体二极管，能够提高该SOI型MOS结构源端/体端对漏端方向的静电保护能力。通过弯折状的第一侧边，能够有效增加栅极区的面积，从而补偿因增加P型重掺杂区而缩短的沟道，从而在增强体二极管的静电保护能力的同时，又不损失沟道的有效长度。
附图说明
[0023]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1a示出了相关技术中一种静电保护器件；
[0025]图1b示出了SOI器件的版图结构
[0026]图2示出了本申请一实施例提供的适用SOI型的静电保护MOS结构的俯视示意图；
[0027]图2a示出了图2中A
‑
A向剖视结构示意图；
[0028]图2b示出了图2中B
‑
B向剖视结构示意图；
[0029]图2c示出了一弯折单元示例性结构示意图。
具体实施方式
[0030]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0031]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0032]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可
以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0033]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0034]以下实施例以第一导电类型为P型，第二导电类型为N型加以描述，对于第一导电类型为N型，第二导电类型为P型的实施例也可采用以下技术方案以实现相同的技术效果，也属于本申请要求保护范围内，故在此不作赘述。
[0035]图2示出了本申请一实施例提供的适用SOI型的静电保护MOS结构的俯视示意图，图2a示出了图2中A
‑
A向剖视结构示意图，图2b示出了图2中B
‑
B向剖视结构示意图。从图2和图2a和图2b可以看出，该适用SOI型的静电保护MOS结构包括：
[0036]从下至上依次层叠的衬底层201、绝缘层202和器件层203；其中该衬底层201可以为P型半导体，衬底层201和器件层203的材质可以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用SOI型的静电保护MOS结构，其特征在于，所述适用SOI型的静电保护MOS结构包括从下至上依次层叠的衬底层、绝缘层和器件层；所述MOS结构还包括有源区，所述有源区中形成封闭环形的栅极区，所述栅极区位置处的器件层中形成有第一导电类型阱区；所述栅极区包围的有源区区域为漏极区；所述栅极区两个相对的第一侧边外侧的有源区区域为源极区，在所述源极区位置处的器件层中，沿着所述第一侧边的延伸方向间隔形成有第一导电类型重掺杂区，所述第一导电类型重掺杂区和相邻所述第一导电类型阱区接触相连。2.如权利要求1所述的适用SOI型的静电保护MOS结构，其特征在于，所述栅极区两个相对的第二侧边外侧的有源区区域也形成第一导电类型重掺杂区；所述第一导电类型重掺杂区与相邻的所述第一导电类型阱区接触相连。3.如权利要求1或2所述的适用SOI型的静电保护MOS结构，其特征在于，接触相连的所述第一导电类型重掺杂区和所述第一导电类型阱区，与所述漏极区形成体二极管。4.如权利要求3所述的适用SOI型的静电保护MOS结构，其特征在于，两个相对的所述...

【专利技术属性】
技术研发人员：邓樟鹏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：