一种高端PMOS功率管驱动电路制造技术

本发明专利技术涉及一种高端PMOS功率管驱动电路，包括：高端线性稳压模块、偏置电压产生模块、高压电平移位模块和输出缓冲模块，其中，高端线性稳压模块，用于根据输入的参考电压信号V

【技术实现步骤摘要】
一种高端PMOS功率管驱动电路


[0001]本专利技术属于集成电路
，具体涉及一种高端PMOS功率管驱动电路。

技术介绍

[0002]随着近年来我国IC行业的迅猛发展，有着高集成度，高可靠性，低成本等优势的智能功率集成电路(SPIC)应用广泛。在SPIC中，桥式驱动电路由于其拓扑结构和控制方式简单等优点被广泛应用。而在桥式电路的高端功率管的选择中，若采用NMOS功率管，则需要产生一个比输入电压更高的电平，才能正常开启NMOS功率管，因此通常需要采用自举电容，功率二极管等片外元件。这不仅增加了使用成本和使用面积，还会由于电磁干扰等带来额外的可靠性问题。
[0003]解决这些问题恰当的方式是在高端使用PMOS功率管作为开关管，这样当功率管源极接输入最高电平时，只需要将功率管栅极电平拉低就可以将其导通。但是由于功率管栅源电压耐压值通常很低，因此需要有效控制PMOS功率管栅极的最低电平，才能避免其击穿，另外，由于功率管栅极电容通常很大，如何对其迅速充放电也是影响PMOS功率管能否高效率工作的一大因素。
[0004]现有的PMOS功率管电路，是通过引入箝位电源并外接一个储能电容，让箝位电源以小电流给储能电容充电，在需要开启PMOS功率管时，短时间内用储能电容内的电量给栅源极寄生电容充放电，这样箝位电源电路可以实现通过小电流输出快速给大的栅源极寄生电容充电，达到快速开启与关闭PMOS功率管的目的。但其具有以下缺点：需要使用外接片下电容实现对功率管栅极电容的充放电，电路面积较大且不易集成；功率管栅源电压钳位电路复杂，容易引起功率管击穿等可靠性问题。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种高端PMOS功率管驱动电路。本专利技术要解决的技术问题通过以下技术方案实现：
[0006]本专利技术提供了一种高端PMOS功率管驱动电路，包括：高端线性稳压模块、偏置电压产生模块、高压电平移位模块和输出缓冲模块，其中，
[0007]所述高端线性稳压模块的输出端连接所述输出缓冲模块的输入端，所述偏置电压产生模块的输出端分别连接所述高端线性稳压模块的输入端和所述高压电平移位模块的输入端，所述高压电平移位模块的输出端连接所述输出缓冲模块的输入端，所述输出缓冲模块的输出端连接高端PMOS功率管的栅极；
[0008]所述高端线性稳压模块，用于根据输入的参考电压信号V
REF
产生控制电平，所述控制电平的大小为V
IN
‑
V
GS
，其中，V
IN
为电源电压，V
GS
为所述高端PMOS功率管工作时允许的最大栅源电压；
[0009]所述偏置电压产生模块，用于产生偏置电平，为所述高端线性稳压模块和所述高压电平移位模块提供偏置电压；
[0010]所述高压电平移位模块，用于对输入的第一方波控制信号P_ctrl进行电平移位，将其转换为第二方波控制信号P_ctrl
‑
hs输出，所述第二方波控制信号P_ctrl
‑
hs的幅值高电平为V
IN
，低电平为V
IN
‑
V
GS
。
[0011]所述输出缓冲模块，用于根据所述第二方波控制信号P_ctrl
‑
hs为所述高端PMOS功率管的栅极进行充电或放电，以控制所述高端PMOS功率管的开启或关断，其中，通过所述高端线性稳压模块对所述高端PMOS功率管的栅极进行放电。
[0012]在本专利技术的一个实施例中，所述高端线性稳压模块包括：误差放大器单元、预稳压单元、瞬态增强单元和稳压输出单元，其中，
[0013]所述误差放大器单元、所述预稳压单元、所述瞬态增强单元和所述稳压输出单元并接于第一电源端与接地端之间；
[0014]所述偏置电压产生模块的第一输出端分别连接所述误差放大器单元的第一输入端和第二输入端以及所述预稳压单元的输入端；
[0015]所述参考电压信号V
REF
分别连接所述误差放大器单元的反相输入端和所述预稳压单元的反相输入端；
[0016]所述误差放大器单元的输出端分别连接所述稳压输出单元的输入端和所述瞬态增强单元的第一输入端；
[0017]所述预稳压单元的输出端连接所述瞬态增强单元的第二输入端，所述稳压输出单元的第一输出端输出所述控制电平，分别与所述瞬态增强单元的第三输入端和所述输出缓冲模块的输入端连接；
[0018]所述稳压输出单元的第二输出端连接所述误差放大器单元的同相输入端，所述偏置电压产生模块的第二输出端连接所述瞬态增强单元的第四输入端。
[0019]在本专利技术的一个实施例中，所述误差放大器单元包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第一电阻和第一电容，其中，
[0020]所述第一MOS管的源极和所述第六MOS管的源极均连接所述第一电源端；
[0021]所述第一MOS管的栅极和所述第六MOS管的栅极均连接所述偏置电压产生模块的第一输出端，所述第一MOS管的漏极连接所述第二MOS管的源极和所述第三MOS管的源极，所述第六MOS管的漏极分别连接所述第一电阻的第一端和所述第七MOS管的漏极；
[0022]所述第二MOS管的栅极输入所述参考电压信号V
REF
，所述第二MOS管的漏极分别连接所述第四MOS管的漏极、所述第四MOS管的栅极和所述第五MOS管的栅极；
[0023]所述第三MOS管的栅极连接所述稳压输出单元的第二输出端，所述第三MOS管的漏极连接所述第五MOS管的漏极和第七MOS管的栅极；
[0024]所述第一电容串接在所述第一电阻的第二端与所述第七MOS管的栅极之间，所述第七MOS管的漏极作为所述误差放大器单元的输出端；
[0025]所述第四MOS管的源极、所述第五MOS管的源极和所述第七MOS管的源极均连接所述接地端。
[0026]在本专利技术的一个实施例中，所述预稳压单元包括：第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第二电阻、第三电阻和第二电容，其中，
[0027]所述第八MOS管的源极连接所述第一电源端，栅极连接所述偏置电压产生模块的第一输出端，漏极连接所述第九MOS管的源极和所述第十MOS管的源极；
[0028]所述第九MOS管的栅极输入所述参考电压信号V
REF
，所述第九MOS管的漏极连接所述第十一MOS管的漏极和所述第十三MOS管的栅极；
[0029]所述第二电阻和所述第三电阻依次串接在所述第一电源端和所述第十三MOS管的漏极之间，所述第三电阻的第二端作为所述预稳压单元的输出端；
[0030]所述第十MOS管的栅极连接在所述第二电阻与所述第三电阻之间，所述第十MOS管的漏极分别连接所述第十一MOS管的栅极、所述第十二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高端PMOS功率管驱动电路，其特征在于，包括：高端线性稳压模块(1)、偏置电压产生模块(2)、高压电平移位模块(3)和输出缓冲模块(4)，其中，所述高端线性稳压模块(1)的输出端连接所述输出缓冲模块(4)的输入端，所述偏置电压产生模块(2)的输出端分别连接所述高端线性稳压模块(1)的输入端和所述高压电平移位模块(3)的输入端，所述高压电平移位模块(3)的输出端连接所述输出缓冲模块(4)的输入端，所述输出缓冲模块(4)的输出端(P
OUT
)连接高端PMOS功率管(M)的栅极；所述高端线性稳压模块(1)，用于根据输入的参考电压信号V
REF
产生控制电平，所述控制电平的大小为V
IN
‑
V
GS
，其中，V
IN
为电源电压，V
GS
为所述高端PMOS功率管(M)工作时允许的最大栅源电压；所述偏置电压产生模块(2)，用于产生偏置电平，为所述高端线性稳压模块(1)和所述高压电平移位模块(3)提供偏置电压；所述高压电平移位模块(3)，用于对输入的第一方波控制信号P_ctrl进行电平移位，将其转换为第二方波控制信号P_ctrl
‑
hs输出，所述第二方波控制信号P_ctrl
‑
hs的幅值高电平为V
IN
，低电平为V
IN
‑
V
GS
。所述输出缓冲模块(4)，用于根据所述第二方波控制信号P_ctrl
‑
hs为所述高端PMOS功率管(M)的栅极进行充电或放电，以控制所述高端PMOS功率管(M)的开启或关断，其中，通过所述高端线性稳压模块(1)对所述高端PMOS功率管(M)的栅极进行放电。2.根据权利要求1所述的高端PMOS功率管驱动电路，其特征在于，所述高端线性稳压模块(1)包括：误差放大器单元(101)、预稳压单元(102)、瞬态增强单元(103)和稳压输出单元(104)，其中，所述误差放大器单元(101)、所述预稳压单元(102)、所述瞬态增强单元(103)和所述稳压输出单元(104)并接于第一电源端(VIN)与接地端之间；所述偏置电压产生模块(2)的第一输出端(V
B1
)分别连接所述误差放大器单元(101)的第一输入端和第二输入端以及所述预稳压单元(102)的输入端；所述参考电压信号V
REF
分别连接所述误差放大器单元(101)的反相输入端和所述预稳压单元(102)的反相输入端；所述误差放大器单元(101)的输出端(V
G
)分别连接所述稳压输出单元(104)的输入端和所述瞬态增强单元(103)的第一输入端；所述预稳压单元(102)的输出端连接所述瞬态增强单元(103)的第二输入端，所述稳压输出单元(104)的第一输出端(V
HS_OUT
)输出所述控制电平，分别与所述瞬态增强单元(103)的第三输入端和所述输出缓冲模块(4)的输入端连接；所述稳压输出单元(104)的第二输出端(V
FB
)连接所述误差放大器单元(101)的同相输入端，所述偏置电压产生模块(2)的第二输出端(V
B2
)连接所述瞬态增强单元(103)的第四输入端。3.根据权利要求2所述的高端PMOS功率管驱动电路，其特征在于，所述误差放大器单元(101)包括：第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)、第一电阻(R1)和第一电容(C1)，其中，所述第一MOS管(M1)的源极和所述第六MOS管(M6)的源极均连接所述第一电源端(VIN)；
所述第一MOS管(M1)的栅极和所述第六MOS管(M6)的栅极均连接所述偏置电压产生模块(2)的第一输出端(V
B1
)，所述第一MOS管(M1)的漏极连接所述第二MOS管(M2)的源极和所述第三MOS管(M3)的源极，所述第六MOS管(M6)的漏极分别连接所述第一电阻(R1)的第一端和所述第七MOS管(M7)的漏极；所述第二MOS管(M2)的栅极输入所述参考电压信号V
REF
，所述第二MOS管(M2)的漏极分别连接所述第四MOS管(M4)的漏极、所述第四MOS管(M4)的栅极和所述第五MOS管(M5)的栅极；所述第三MOS管(M3)的栅极连接所述稳压输出单元(104)的第二输出端(V
FB
)，所述第三MOS管(M3)的漏极连接所述第五MOS管(M5)的漏极和第七MOS管(M7)的栅极；所述第一电容(C1)串接在所述第一电阻(R1)的第二端与所述第七MOS管(M7)的栅极之间，所述第七MOS管(M7)的漏极作为所述误差放大器单元(101)的输出端(V
G
)；所述第四MOS管(M4)的源极、所述第五MOS管(M5)的源极和所述第七MOS管(M7)的源极均连接所述接地端。4.根据权利要求2所述的高端PMOS功率管驱动电路，其特征在于，所述预稳压单元(102)包括：第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)、第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第二电阻(R2)、第三电阻(R3)和第二电容(C2)，其中，所述第八MOS管(M8)的源极连接所述第一电源端(VIN)，栅极连接所述偏置电压产生模块(2)的第一输出端(V
B1
)，漏极连接所述第九MOS管(M9)的源极和所述第十MOS管(M10)的源极；所述第九MOS管(M9)的栅极输入所述参考电压信号V
REF
，所述第九MOS管(M9)的漏极连接所述第十一MOS管(M11)的漏极和所述第十三MOS管(M13)的栅极；所述第二电阻(R2)和所述第三电阻(R3)依次串接在所述第一电源端(VIN)和所述第十三MOS管(M13)的漏极之间，所述第三电阻(R3)的第二端作为所述预稳压单元(102)的输出端；所述第十MOS管(M10)的栅极连接在所述第二电阻(R2)与所述第三电阻(R3)之间，所述第十MOS管(M10)的漏极分别连接所述第十一MOS管(M11)的栅极、所述第十二MOS管(M12)的栅极和所述第十二MOS管(M12)的漏极；所述第二电容(C2)串接在所述第十三MOS管(M13)的...

【专利技术属性】
技术研发人员：张艺蒙，丁允，张玉明，汤晓燕，宋庆文，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：