半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为先形成一栅极结构于基底上，然后形成一间隙壁于栅极结构旁，形成凹槽于间隙壁旁，修整部分间隙壁，再形成一外延层于凹槽内。半导体元件又包含第一突起部设于外延层一侧以及第二突起部设于外延层另一侧，其中第一突起部包含一V形设于间隙壁下方且V形的夹角大于30度以及小于90度。壁下方且V形的夹角大于30度以及小于90度。壁下方且V形的夹角大于30度以及小于90度。

【技术实现步骤摘要】
半导体元件及其制作方法


[0001]本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种于形成外延层前利用蚀刻制作工艺修整间隙壁的方法。

技术介绍

[0002]为了能增加半导体结构的载流子迁移率，可以选择对于栅极通道施加压缩应力或是伸张应力。举例来说，若需要施加的是压缩应力，现有技术常利用选择性外延成长(selective epitaxial growth,SEG)技术于一硅基底内形成晶格排列与该硅基底相同的外延结构，例如硅锗(silicon germanium,SiGe)外延结构。利用硅锗外延结构的晶格常数(lattice constant)大于该硅基底晶格的特点，对P型金属氧化物半导体晶体管的通道区产生应力，增加通道区的载流子迁移率(carrier mobility)，并用于增加金属氧化物半导体晶体管的速度。反之，若是N型半导体晶体管则可选择于硅基底内形成硅碳(silicon carbide,SiC) 外延结构，对栅极通道区产生伸张应力。
[0003]现今以外延成长方式形成具有外延层的MOS晶体管过程中通常会先于成长外延层之前利用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制作半导体元件的方法，其特征在于，包含：形成栅极结构于基底上；形成间隙壁于该栅极结构旁；形成第一凹槽于该间隙壁旁；修整部分该间隙壁；以及形成第一外延层于该第一凹槽内。2.如权利要求1所述的方法，另包含：进行第一蚀刻制作工艺去除该基底以形成第二凹槽；进行第二蚀刻制作工艺以修整该间隙壁；进行第三蚀刻制作工艺扩大该第二凹槽以形成该第一凹槽；以及形成该第一外延层于该第一凹槽内。3.如权利要求2所述的方法，其中该第一蚀刻制作工艺包含干蚀刻制作工艺。4.如权利要求2所述的方法，其中该第二蚀刻制作工艺包含干蚀刻制作工艺。5.如权利要求2所述的方法，其中该第三蚀刻制作工艺包含湿蚀刻制作工艺。6.如权利要求2所述的方法，另包含：进行第四蚀刻制作工艺去除该第一外延层；形成第二外延层包含现场掺质于该第一外延层上；以及形成第三外延层于该第二外延层上。7.如权利要求6所述的方法，其中该第一外延层以及该第二外延层包含相反掺质。8.如权利要求6所述的方法，其中该第二外延层包含第一V形。9.如权利要求1所述的方法，另包含：形成第一突起部于该第一外延层一侧；以及形成第二突起部于该第一外延层另一侧。10.如权利要求9所述的方法，其中该第一突起部包含第二V形设于该间隙壁下方。11.如权利...

【专利技术属性】
技术研发人员：黄世贤，刘昇旭，谈文毅，
申请(专利权)人：联芯集成电路制造厦门有限公司，
类型：发明
国别省市：