半导体结构及其形成方法技术

方法包括形成第一介电层，形成第一再分布线，第一再分布线包括延伸至第一介电层中的第一通孔和位于第一介电层上方的第一迹线，形成覆盖第一再分布线的第二介电层，以及图案化第二介电层以形成通孔开口。第一再分布线通过通孔开口露出。方法还包括将导电材料沉积至通孔开口中以在第二介电层中形成第二通孔，以及在第二通孔上方并接触第二通孔的导电焊盘，以及在导电焊盘上方形成导电凸块。导电焊盘大于导电凸块，并且第二通孔从导电凸块的中心线偏离。本申请的实施例还涉及半导体结构及其形成方法。方法。方法。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请的实施例涉及半导体结构及其形成方法。

技术介绍

[0002]随着半导体技术的发展，半导体芯片/管芯变得越来越小。同时，需要将更多功能集成至半导体管芯中。因此，半导体管芯需要将越来越大数量的I/O焊盘封装至较小区域中，并且I/O焊盘的密度随着时间的推移而迅速增加。结果，半导体管芯的封装变得更加困难，这不利地影响了封装件的良率。
[0003]典型的接合结构可以包括作为金属焊盘的凸块下金属(UBM)和UBM上的金属柱。焊料区域可以用于将金属柱接合至另一封装组件的另一电连接件。

技术实现思路

[0004]本申请的一些实施例提供了一种形成半导体结构的方法，包括：形成第一介电层；形成第一再分布线，所述第一再分布线包括延伸至所述第一介电层中的第一通孔和位于所述第一介电层上方的第一迹线；形成覆盖所述第一再分布线的第二介电层；图案化所述第二介电层以形成通孔开口，其中，所述第一再分布线通过所述通孔开口露出；将导电材料沉积至所述通孔开口中，以在所述第二介电层中形成第二通孔以及位于所述第二通孔上方并接触所述第二通孔的导电焊盘；以及在所述导电焊盘上方形成导电凸块，其中，所述导电焊盘大于所述导电凸块，并且所述第二通孔从所述导电凸块的中心线偏离。
[0005]本申请的另一些实施例提供了一种半导体结构，包括：第一介电层；第一通孔，延伸至所述第一介电层中；导电迹线，位于所述第一介电层上方，其中，所述导电迹线位于所述第一通孔上方并结合至所述第一通孔；第二介电层，覆盖所述导电迹线；第二通孔，位于所述第二介电层中；导电焊盘，位于所述第二通孔上方并接触所述第二通孔；以及导电凸块，位于所述导电焊盘上方并接触所述导电焊盘，其中，所述导电焊盘横向延伸超过所述导电凸块的边缘，并且其中，所述第二通孔和所述导电凸块是偏心的。
[0006]本申请的又一些实施例提供了一种半导体结构，包括：多个介电层；多个再分布线，位于所述多个介电层中，其中，所述多个再分布线的每个包括通孔和位于所述通孔上方并接触所述通孔的迹线，并且将所述多个再分布线中的所述通孔堆叠以形成通孔堆叠件，并且所述通孔垂直对准；顶部通孔，位于所述多个再分布线的顶部再分布线中的顶部迹线上方并接触所述顶部迹线；导电焊盘，位于所述顶部通孔上方并接触所述顶部通孔；以及导电凸块，位于所述导电焊盘上方并结合至所述导电焊盘，其中，所述导电焊盘和所述导电凸块共享共同的中心线，并且所述顶部通孔从所述共同的中心线偏离，并且所述顶部通孔的至少部分与所述导电凸块重叠。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指
出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1至图12示出了根据一些实施例的形成包括偏心接合结构的互连组件的中间阶段的截面图。
[0009]图13示出了根据一些实施例的包括偏心接合结构的封装件。
[0010]图14示出了根据一些实施例的偏心接合结构的截面图。
[0011]图15示出了根据一些实施例的偏心接合结构的顶视图。
[0012]图16示出了根据一些实施例的偏心接合结构的截面图。
[0013]图17示出了根据一些实施例的偏心接合结构的顶视图。
[0014]图18和图19示出了根据一些实施例模拟的结构。
[0015]图20示出了根据一些实施例的用于形成包括偏心接合结构的互连组件的工艺流程。
具体实施方式
[0016]以下公开内容提供了许多用于实现本专利技术的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或结构之间的关系。
[0017]进一步，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0018]提供了包括偏心接合结构的封装件及其形成方法。根据本专利技术的一些实施例，形成导电凸块(可以是金属柱)，并且在导电凸块之下形成导电焊盘，其中，导电焊盘大于导电凸块。第一通孔位于导电焊盘下面并结合至导电焊盘。第一通孔从上面的导电凸块的中心垂直地偏离。位于第一通孔的下面并电连接至第一通孔的多个第二通孔也从第一通孔偏离。该偏离可以防止具有高热膨胀系数(CTE)值的通孔和焊盘垂直对准，并且因此可以减小应力。本文讨论的实施例将提供实例以使得能够进行或使用本专利技术的主题，并且本领域普通技术人员将容易理解可以进行的修改，同时保持在不同实施例的预期范围内。贯穿各个视图和示例性实施例，相同的参考标号用于指示相同元件。尽管讨论的方法实施例可以以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
[0019]图1至图12示出了根据本专利技术的一些实施例的形成包括偏心接合结构的互连组件中的中间阶段的截面图。相应的工艺也示意性地反映在图20所示的工艺流程中。可以理解的是，尽管包括偏心接合结构的互连组件是从载体开始形成的，它也可以从诸如器件管芯的扇出型互连结构、器件管芯的部分或中介层等其他组件开始形成。
[0020]图1示出了载体20和形成在载体20上释放膜22。载体20可以是玻璃载体、硅晶圆、有机载体等。根据一些实施例，载体20可以具有圆形的顶视图形状。释放膜22可以由能够在诸如激光束的辐射下分解的聚合物基材料(诸如光热转换(LTHC)材料)形成，从而使得载体20可以从在随后的工艺中形成的上面的结构剥离。根据本专利技术的一些实施例，释放膜22由涂覆至载体20上的环氧基热释放材料形成。
[0021]如图1至图4所示，在释放膜22上方形成多个介电层和多个RDL。相应工艺示为在图20所示的工艺流程200中的工艺202。参考图1，首先在释放膜22上形成介电层24。根据本专利技术的一些实施例，介电层24由聚合物形成，该聚合物也可以是诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的光敏材料，这可以使用光刻工艺容易地图案化。
[0022]根据一些实施例，在介电层24上方形成再分布线(RDL)26。RDL26的形成可以包括在介电层24上方形成晶种层(未示出)，在晶种层上方形成诸如光刻胶的图案化的掩模(未示出)，并且然后在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体结构的方法，包括：形成第一介电层；形成第一再分布线，所述第一再分布线包括延伸至所述第一介电层中的第一通孔和位于所述第一介电层上方的第一迹线；形成覆盖所述第一再分布线的第二介电层；图案化所述第二介电层以形成通孔开口，其中，所述第一再分布线通过所述通孔开口露出；将导电材料沉积至所述通孔开口中，以在所述第二介电层中形成第二通孔以及位于所述第二通孔上方并接触所述第二通孔的导电焊盘；以及在所述导电焊盘上方形成导电凸块，其中，所述导电焊盘大于所述导电凸块，并且所述第二通孔从所述导电凸块的中心线偏离。2.根据权利要求1所述的方法，其中，所述第二通孔和所述导电焊盘通过共同的镀工艺形成。3.根据权利要求1所述的方法，其中，所述第二通孔、所述导电焊盘和所述导电凸块使用相同的金属晶种层形成。4.根据权利要求1所述的方法，还包括：在所述导电凸块上方接合封装组件；以及分配底部填充物，其中，所述底部填充物接触所述导电凸块的第一侧壁，并且所述底部填充物还接触所述导电焊盘的顶面和第二侧壁。5.根据权利要求1所述的方法，其中，所述第二通孔包括与所述导电凸块重叠的第一部分和延伸超过所述导电凸块的相应边缘的第二部分。6.根据权利要求1所述的方法，其中，所述第一通孔还从所述导电凸块的中心线偏离，并且所述第一通孔和所述第二通孔在所述导电凸块的中心线的相对侧。7.根...

【专利技术属性】
技术研发人员：叶书伸，杨哲嘉，许佳桂，林柏尧，郑心圃，林嘉祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：