移位寄存器及驱动方法、发光控制电路、阵列基板及终端技术

本申请提供一种移位寄存器及驱动方法、发光控制电路、阵列基板及终端，涉及显示技术领域，用于解决如何尽可能的减小驱动电路对OLED的调光精度的问题。移位寄存器，其特征在于，包括：输入端、输出端、至少一个调光控制子电路、下拉子电路以及上拉子电路；调光控制子电路，与输入端、使能信号端、时钟信号端以及第一节点相耦接，用于在使能信号端和时钟信号端的控制下，将输入端的信号传输至第一节点；下拉子电路，与第一节点、第一电压端以及输出端相耦接，用于在第一节点的控制下，将第一电压端的信号传输至输出端；上拉子电路，与第二节点、第二电压端以及输出端相耦接，用于在第二节点的控制下，将第二电压端的信号传输至输出端。将第二电压端的信号传输至输出端。将第二电压端的信号传输至输出端。

【技术实现步骤摘要】
移位寄存器及驱动方法、发光控制电路、阵列基板及终端


[0001]本申请涉及显示
，尤其涉及一种移位寄存器及驱动方法、发光控制电路、阵列基板及终端。

技术介绍

[0002]包括有机电致发光二极管(organic light emitting diode，OLED)终端由于具有薄、轻、宽视角、主动发光、发光颜色连续可调、成本低、高色域、高对比度、响应速度快、耗能小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高及可柔性显示等优点，已被列为具有发展前景的下一代显示技术。
[0003]OLED终端的有效显示区中包括多个亚像素，每个亚像素设置有驱动电路，驱动电路驱动发光器件OLED发光，以实现正常显示。也就是说，OLED何时发光、发几个相位(phase)的光，由驱动电路决定。也可以理解为，OLED的脉宽调制(pulse width modulation，PWM)的调光精度，由驱动电路决定。
[0004]可以理解的是，驱动电路对OLED的调光精度越小，对OLED的发光控制效果越好，显示效果越好。因此，如何尽可能的减小驱动电路对OLED的调光精度，成为本领域技术人员急需解决的技术问题。

技术实现思路

[0005]本申请实施例提供一种移位寄存器及驱动方法、发光控制电路、阵列基板及终端，用于解决如何尽可能的减小驱动电路对OLED的调光精度的问题。
[0006]为达到上述目的，本实施例采用如下技术方案：
[0007]第一方面，提供一种移位寄存器，包括：输入端、输出端、至少一个调光控制子电路、下拉子电路以及上拉子电路；调光控制子电路，与输入端、使能信号端、时钟信号端以及第一节点相耦接，用于在使能信号端和时钟信号端的控制下，将输入端的信号传输至第一节点；下拉子电路，与第一节点、第一电压端以及输出端相耦接，用于在第一节点的控制下，将第一电压端的信号传输至输出端；上拉子电路，与第二节点、第二电压端以及输出端相耦接，用于在第二节点的控制下，将第二电压端的信号传输至输出端。
[0008]本申请实施例提供的移位寄存器，可根据需要，通过移位寄存器中的调光控制子电路对第一节点的电位进行调整，以控制移位寄存器的输出端提前一个或多个脉冲输出低电平信号(开启信号)，从而使得亚像素中的OLED的发光时间延长一个或多个脉冲，以实现以一个脉冲为最小调光精细度来调整画面的亮度，提高调光的精细度，从而提高显示效果。
[0009]可选的，至少一个调光控制子电路为多个调光控制子电路；与多个调光控制子电路分别耦接的多个使能信号端相互绝缘；与多个调光控制子电路分别耦接的多个时钟信号端相互绝缘。
[0010]这样一来，在一些情况下，可以仅使用多个调光控制子电路中的某几个调光控子电路对第一节点的电位进行调节，以调整移位寄存器的输出端的信号，使输出端输出一种
波形的信号。还可以使用多个调光控制子电路对第一节点的电位进行调节，以调整移位寄存器的输出端的信号，使输出端输出另一种波形的信号，以满足多种需求。
[0011]可选的，移位寄存器还包括：输入子电路；输入子电路与第三时钟信号端、输入端、第一节点、第一电压端、第三节点以及第四时钟信号端相耦接，用于在第三时钟信号端的控制下，将输入端的信号传输至第一节点，将第一电压端的信号传输至第三节点；还用于在第一节点的控制下，将第三时钟信号端的信号传输至第三节点；还用于将第四时钟信号端的信号传输至第一节点。
[0012]可选的，移位寄存器还包括：下拉控制子电路；下拉控制子电路与第四时钟信号端、第二电压端、第一节点以及第三节点相耦接，用于在第四时钟信号端和第三节点的控制下，将第二电压端的信号传输至第一节点。
[0013]可选的，移位寄存器还包括：上拉控制子电路；上拉控制子电路与第二电压端、第四时钟信号端、第一节点、第二节点以及第三节点相耦接，用于在第一节点的控制下，将第二电压端的信号传输至第二节点，还用于在第三节点和第四时钟信号端的控制下，将第四时钟信号端的信号传输至第二节点；还用于将第三节点的信号传输至第二节点。
[0014]可选的，调光控制子电路包括：第一晶体管和第二晶体管；第一晶体管的栅极与时钟信号端相耦接，第一晶体管的第一极与输入端相耦接，第一晶体管的第二极与第二晶体管的第一极相耦接；第二晶体管的栅极与使能信号端相耦接，第二晶体管的第二极与第一节点相耦接。
[0015]可选的，至少一个调光控制子电路为多个调光控制子电路；与每个调光控制子电路中第一晶体管的栅极相耦接的时钟信号端，相互绝缘；与每个调光控制子电路中第二晶体管的栅极相耦接的使能信号端相互绝缘。
[0016]可选的，下拉子电路包括第五晶体管，第五晶体管的栅极与第一节点相耦接，第五晶体管的第一极与第一电压端相耦接，第五晶体管的第二极与输出端相耦接。
[0017]可选的，上拉子电路包括第六晶体管和第一电容；第六晶体管的栅极与第二节点相耦接，第六晶体管的第一极与第二电压端相耦接，第六晶体管的第二极与输出端相耦接；第一电容的第一端与第二节点相耦接，第一电容的第二端与第六晶体管的第一极相耦接。
[0018]可选的，输入子电路包括第七晶体管、第八晶体管、第九晶体管；第七晶体管的栅极与第三时钟信号端相耦接，第七晶体管的第一极与输入端相耦接，第七晶体管的第二极与第一节点相耦接；第八晶体管的栅极与第三时钟信号端相耦接，第八晶体管的第一极与第一电压端相耦接，第八晶体管的第二极与第三节点相耦接；第九晶体管的栅极与第一节点相耦接，第九晶体管的第一极与第三时钟信号端相耦接，第九晶体管的第二极与第三节点相耦接。
[0019]可选的，下拉控制子电路包括第十晶体管和第十一晶体管；第十晶体管的栅极与第三节点相耦接，第十晶体管的第一极与第二电压端相耦接，第十晶体管的第二极与第十一晶体管的第一极相耦接；第十一晶体管的栅极与第四时钟信号端相耦接，第十一晶体管的第二极与第一节点相耦接。
[0020]可选的，上拉控制子电路包括第十二晶体管、第十三晶体管、第十四晶体管以及第二电容；第十二晶体管的栅极与第一节点相耦接，第十二晶体管的第一极与第二电压端相耦接，第十二晶体管的第二极与第二节点相耦接；第十三晶体管的栅极与第三节点相耦接，
第十三晶体管的第一极与第四时钟信号端相耦接，第十三晶体管的第二极与第十四晶体管的第一极相耦接；第十四晶体管的栅极与第四时钟信号端相耦接，第十四晶体管的第二极与第二节点相耦接；第二电容的第一端连接第三节点，第一电容的第二端连接第二节点。
[0021]第二方面，提供一种发光控制电路，包括：多个级联的如第一方面中任意一项的移位寄存器；第一级移位寄存器的输入端与起始信号端相耦接；除最后一级移位寄存器外，其它每级移位寄存器的输出端与下一级移位寄存器的输入端相耦接。本申请提供的发光控制电路的有益效果与移位寄存器的有益效果相同，此处不再赘述。
[0022]第三方面，提供一种阵列基板，包括：衬底；如第二方面的发光控制电路，设置在衬底上；多个驱动电路，设置在衬底上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入端、输出端、至少一个调光控制子电路、下拉子电路以及上拉子电路；所述调光控制子电路，与所述输入端、使能信号端、时钟信号端以及第一节点相耦接，用于在所述使能信号端和所述时钟信号端的控制下，将所述输入端的信号传输至所述第一节点；所述下拉子电路，与所述第一节点、第一电压端以及所述输出端相耦接，用于在所述第一节点的控制下，将所述第一电压端的信号传输至所述输出端；所述上拉子电路，与第二节点、第二电压端以及所述输出端相耦接，用于在所述第二节点的控制下，将所述第二电压端的信号传输至所述输出端。2.根据权利要求1所述的移位寄存器，其特征在于，所述至少一个调光控制子电路为多个调光控制子电路；与所述多个调光控制子电路分别耦接的多个所述使能信号端相互绝缘；与所述多个调光控制子电路分别耦接的多个所述时钟信号端相互绝缘。3.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：输入子电路；所述输入子电路与第三时钟信号端、所述输入端、所述第一节点、所述第一电压端、第三节点以及第四时钟信号端相耦接，用于在所述第三时钟信号端的控制下，将所述输入端的信号传输至所述第一节点，将所述第一电压端的信号传输至所述第三节点；还用于在所述第一节点的控制下，将所述第三时钟信号端的信号传输至所述第三节点；还用于将所述第四时钟信号端的信号传输至所述第一节点；和/或，所述移位寄存器还包括：下拉控制子电路；所述下拉控制子电路与第四时钟信号端、所述第二电压端、所述第一节点以及第三节点相耦接，用于在所述第四时钟信号端和所述第三节点的控制下，将所述第二电压端的信号传输至所述第一节点；和/或，所述移位寄存器还包括：上拉控制子电路；所述上拉控制子电路与所述第二电压端、第四时钟信号端、所述第一节点、所述第二节点以及第三节点相耦接，用于在所述第一节点的控制下，将所述第二电压端的信号传输至所述第二节点，还用于在所述第三节点和所述第四时钟信号端的控制下，将所述第四时钟信号端的信号传输至所述第二节点；还用于将所述第三节点的信号传输至所述第二节点。4.根据权利要求1或2所述的移位寄存器，其特征在于，所述调光控制子电路包括：第一晶体管和第二晶体管；所述第一晶体管的栅极与所述时钟信号端相耦接，所述第一晶体管的第一极与所述输入端相耦接，所述第一晶体管的第二极与所述第二晶体管的第一极相耦接；所述第二晶体管的栅极与所述使能信号端相耦接，所述第二晶体管的第二极与所述第一节点相耦接。5.根据权利要求4所述的移位寄存器，其特征在于，所述至少一个调光控制子电路为多个调光控制子电路；与每个所述调光控制子电路中第一晶体管的栅极相耦接的所述时钟信号端，相互绝缘；
与每个所述调光控制子电路中第二晶体管的栅极相耦接的所述使能信号端相互绝缘。6.根据权利要求1所述的移位寄存器，其特征在于，所述下拉子电路包括第五晶体管，所述第五晶体管的栅极与所述第一节点相耦接，所述第五晶体管的第一极与所述第一电压端相耦接，所述第五晶体管的第二极与所述输出端相耦接；和/或，所述上拉子电路包括第六晶体管和第一电容；所述第六晶体管的栅极与所述第二节点相耦接，所述第六晶体管的第一极与所述第二电压端相耦接，所述第六晶体管的第二极与所述输出端相耦接；所述第一电容的第一端与所述第二节点相耦接，所述第一电容的第二端与所述第六晶体管的第一极相耦接。7.根据权利要求3所述的移位寄存器，其特征在于，输入子电路包括第七晶体管、第八晶体管、第九晶体管；所述第七晶体管的栅极与所述第三时钟信号端相耦接，所述第七晶体管的第一极与所述输入端相耦接，所述第七晶体管的第二极与所述第一节点相耦接；所述第八晶体管的栅极与所述第三时钟信号端相耦接，所述第八晶体管的第一极与所述第一电压端相耦接，所述第八晶体管的第二极与所述第三节点相耦接；所述第九晶体管的栅极与所述第一节点相耦接，所述第九晶体管的第一极与所述第三时钟信号端相耦接，所述第九晶体管的第二极与所述第三节点相耦接；和/或，下拉控制子电路包括第十晶体管和第十一晶体管；所述第十晶体管的栅极与所述第三节点相耦接，所述第十晶体管的第一极与所述第二电压端相耦接，所述第十晶体管的第二极与所述第十一晶体管的第一极相耦接；所述第十一晶体管的栅极与所述第四时钟信号端相耦接，所述第十一晶体管的第二极与所述第一节点相耦接；和/或，上拉控制子电路包括第十二晶体管、第十三晶体管、第十四晶体管以及第二电容；所述第十二晶体管的栅极与所述第一节点相耦接，所述第十二晶体管的第一极与所述第二电压端相耦接，所述第十二晶体管的第二极与所述第二节点相耦接；所述第十三晶体管的栅极与所述第三节点相耦接，所述第十三晶体管的第一极与所述第四时钟信号端相耦接，所述第十三晶体管的第二极与所述第十四晶体管的第一极相耦接；所述第十四晶体管的栅极与所述第四时钟信号端相耦接，所述第十四晶体管的第二极与所述第二节点相耦接；所述第二电容的第一端连接所述第三节点，所述第二电容的第二端连接所述第二节点。8.一种发光控制电路，其特征在于，包括：多个级联的如权利要求1至7中任意一项权利要求所述的移位寄存器；第一级移位寄存器的输入端与起始信号端相耦接；除最后一级移位寄存器外，其它每级移位寄存器的输出端与下一级移位寄存器的输入端相耦接。9.一种阵列基板，其特征在于，包括：衬底；如权利要求8所述的发光控制电路，设置在所述衬底上；多个驱动电路，设置在所述衬底上；每个所述驱动电路包括至少一个发光控制晶体管，
所述发光控制晶体管的栅极与所述发光控制电路中一级移位寄存器的输出端相耦接。10.根据权利要求9所述的阵列基板，其特征在于，所述多个驱动电路阵列排布，位于同一排的所述驱动电路中的所述发光控制晶体管的栅极，与所述发光控制电路中的同一级移位寄存器的输出端相耦接。11.一种终端，包括显示区和位于所述显示区周边的周...

【专利技术属性】
技术研发人员：欧阳祥睿，贺海明，梁朝荣，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：