快速傅利叶转换方法及其转换装置制造方法及图纸

一种快速傅利叶转换方法及其转换装置，本方法包括步骤：１．提供一运算单元，其运算速度为信号输入速度的Ｎ倍，其输出及输入端相连接；２．当存储单元记录的反馈次数小于Ｎ－１时，运算单元输出的信号反馈至输入端；３．反馈次数为Ｎ－１时，运算单元停止反馈并输出；本装置包括一运算单元、一存储单元及一控制单元；运算单元的输入及输出端各设有一复用装置；存储单元连接至运算单元；控制单元分别连接运算单元及存储单元；本发明专利技术可大大减少电路布局面积。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术提供一种快速傅利叶转换方法及其转换装置特别是一种适应于管线控制法的快速傅利叶转换方法及其转换装置，其为一种利用复用分时的方法，可使一个运算单元做重复运算，以节省空间。以往，快速傅利叶转换FFT(Fast Fourier Transform)及反向快速傅利叶转换IFFT(Invert Fast Fourier Transform)多应用于将声音及视信等的信号调制及解调的转换处理，其中，快速傅利叶转换是用以将时域信号转换成频域信号；反向快速傅利叶转换则是将频域信号转换成时域信号。如附图说明图1所示，其表示应用于管线式(pipeline)控制法的FFT/IFFT结构，若输入的时域信号/频域信号为2N点，则需要N级运算才可完成并输出频域信号/时域信号，因此，当在进行运算时，当前一级经运算后将运算结果输出，输出的信号即进入下一级运算，因此，每一级只需负责前一级的运算结果即可。如图2所示，每一级运算的电路1是由一个运算单元10、一个存储单元11及一个控制单元12组成，运算单元10具有两组输入端100、101，可分别接收输入的信号，经过运算单元10内设的运算器(图中未示)进行单级的FFT/IFFT运算。存储单元11，分别与运算单元10及控制单元12电连接，可用以储存输入的输入字元，并记录输入的字元数。控制单元12则可根据存储单元11记录的字元数以便输出控制指令至运算单元10中。以8点的FFT/IFFT运算为例，由上述可知，需要3级运算，请对应参考图3，其为第一级的运算时钟示意图，当一组信号输入第一级运算单元的第一及第二两个输入端时，由第一输入端依序输入的信号依序为1a～1h等8个字元，第二输入端所输入的8个字元则分别为2a～2h。这些字元信号是以一周期输入一字元的速度进行，当输入至第四周期时，第一及第二输入端的字元分别为1d及2d，存储单元记录其输入的字元数为第4，此时控制单元12即输出控制指令至存储单元11中，并将储存在存储单元11中的1a、2a取出进入运算单元10中进行运算，下一周期将运算的结果由第一及第二输出端依序输出至下一级的运算单元(第二级的运算单元)中，因此，将第五周期由第一及第二输出端所输出的运算结果字元定义为3a及4a，并在第一输出端接着输出3b～3h个位元，第二输出端则依序输出4b～4h等8个位元，这些输出信号也是以一周期输入一个字元的速度进行。因此，即使进入第二、三级的运算，这些时域信号所输入的字元仍是以一周期输入一字元的速度进行，不同的只是在每一级因运算需要其存储单元所记录的字元数不同使得输出的延迟时间不同而已，如第二级运算所记录的字元数为2，第三级运算则为1。因此，即使运算单元本身的运作速度远高于输入总线的速度，仍需迁就输入总线的速度，而运算速度降低，使运算单元运算效率大打折扣，且若输入信号的位元数(点数)若为2N点，即需要N级运算，因此，在硬件的电路布局上则需要N组运算单元、存储单元及控制单元才能完成，就集成电路设计来说，以往的结构非常占用面积。本专利技术的主要目的在于提供一种可节省硬件布局空间的快速傅利叶转换的方法及其转换装置。为达到上述目的，本专利技术采取如下技术措施本专利技术的方法包括下列步骤步骤1提供一运算单元，运算单元的运算速度为输入信号速度的N倍，并将此运算单元的输出端电连接至输入端，使其输出信号可反馈至输入端；步骤2当存储单元记录反馈的次数小于第N-1次时，控制单元即控制此运算单元的输出端将输出的信号反馈至输入端；步骤3当存储单元记录反馈的次数为第N-1次时，控制单元即控制此运算单元的输出端将输出信号停止反馈并输出，并控制输入端由前级取得输入而不接受反馈的信号，并重置记录的反馈次数为零。实现上述步骤的FFT/IFFT电路，包括有一个运算单元，其运作速度为输入信号速度的N倍，具有输入端及输出端，且在该输入及输出端处各设有一个复用装置，并将输出端的复用装置的一个输出端电连接至输入端的复用装置的输入端，使输出信号可反馈至原运算单元的输入端。一个存储单元，其电连接至运算单元，以便储存输入的字元、记录输入的字元数以及反馈的次数。一个控制单元，其分别电连接至运算单元及存储单元，并根据存储单元所记录的反馈次数输出出控制信号。本专利技术的快速傅利叶转换装置，包括一个运算单元，其运作速度为输入信号速度的N倍，具有输入端及输出端，该输入及输出端处各设有一个复用装置，输出端的复用装置的一输出端电连接至输入端的复用装置的输入端，使输出信号可反馈至原运算单元的输入端；一个存储单元，电连接至运算单元，以便可储存输入的字元、记录输入的字元数及反馈的次数；一个控制单元分别电连接至运算单元及存储单元，根据存储单元所记录的字元数及反馈次数输出控制信号；当存储单元记录反馈的次数小于N-1次时，控制单元输出一第一控制信号至输出端的复用装置上，以便控制运算单元的输出端将输出的信号反馈至输入端，当存储单元记录反馈的次数为第N-1次时，控制单元输出一第二控制信号至输出端的复用装置上，以便控制运算单元的输出端将输出的信号停止反馈并输出。其中，所述存储单元包括一个数据暂存器、一个字元计数器及一个相位暂存器，并分别电连接至所述运算单元，字元计数器用以记录所储存的字元数目并转换成数据暂存器所欲存取的对应地址，数据暂存器用以储存输入的字元，相位暂存器记录反馈的次数以便用以输出控制信号。其中，所述数据暂存器分成N组存储区块，以便用以储存该级输入的字元数据。下面结合附图及实施例对本专利技术进行详细说明，附图中图1以往适应于管线控制法FFT/IFFT的硬件结构示意图。图2以往适应于FFT/IFFT的运算结构的单级电路框图。图3以往8点的FFT/IFFT运算中的时钟示意图。图4本专利技术FFT/IFFT的转换方法实施例的流程示意图。图5本专利技术实施例中其FFT/IFFT转换电路的电路框图。图6本专利技术实施例中其数据暂存器设有3组存储区块的示意图。图7本专利技术实施例中的部分时钟示意图。表1本专利技术实施例中利用位元反序的示意图表。如图4所示，本专利技术适应于管线控制的快速傅利叶转换方法包括下列步骤步骤1提供一个运算单元，此运算单元的运算速度为输入信号速度的N倍，在本实施例中，此运算单元的运算速度为输入信号速度的3倍，此运算单元的输出端电连接至输入端，使其输出信号可反馈至输入端。步骤2当控制单元内的存储单元记录反馈的次数小于第N-1次时，在本实施例中，此时存储单元所记录的反馈次数小于第2次时(即第0、1次)，代表此时所进行的运算仍在第2级内，当有字元信号要输出时，控制单元即控制此运算单元的输出端将输出的信号反馈至输入端。步骤3当存储单元记录反馈的次数为第N-1次时，以本实施例来说，当发现存储单元记录的反馈次数为2时，代表此时运算单元在进行第3级的运算，控制单元即控制此运算单元的输出端将输出信号停止反馈并输出。当存储单元中的相位暂存器记录的反馈次数为第0次时，代表此时运算单元正在进行第一级运算，此时控制单元先将存储单元中的字元计数器的记录值做位元反序，再将反序后的位元向右移动一位元后再于最前一位元补0，以便得到将要存入数据暂存器中的第一存储区块的地址，如表1所示，由表中可知，在本实施例中，当在第一级运算时，先将000、001、010、011四个地址设在本文档来自技高网...

【技术保护点】
一种快速傅利叶转换方法，其特征在于：包括下列步骤：步骤１：提供一运算单元，此一运算单元的运算速度为输入信号速度的Ｎ倍，运算单元的输出端电连接至其输入端，使其输出信号可反馈至输入端；步骤２：当存储单元记录反馈的次数小于第Ｎ－１次时，控 制单元即控制此运算单元的输出端将输出的信号反馈至输入端；步骤３：当存储单元记录反馈的次数为第Ｎ－１次时，控制单元即控制此运算单元的输出端将输出信号停止反馈并输出。

【技术特征摘要】
【国外来华专利技术】1.一种快速傅利叶转换方法，其特征在于包括下列步骤步骤1提供一运算单元，此一运算单元的运算速度为输入信号速度的N倍，运算单元的输出端电连接至其输入端，使其输出信号可反馈至输入端；步骤2当存储单元记录反馈的次数小于第N-1次时，控制单元即控制此运算单元的输出端将输出的信号反馈至输入端；步骤3当存储单元记录反馈的次数为第N-1次时，控制单元即控制此运算单元的输出端将输出信号停止反馈并输出。2.如权利要求1所述的方法，其特征在于，还包括如下步骤当存储单元中的相位暂存器记录的反馈次数为第0次时，先将存储单元中其字元计数器所记录的值做位元反序，再将反序后的位元向右移动一位元后再于最前一位元补0，以便可找到第一存储区块的地址。3.如权利要求2所述的方法，其特征在于，当所述存储单元中的相位暂存器记录的反馈次数为第1至第N-1次时，先将前一级的地址向右移动一位元后，再于最前一位元补1，以便可得到第2至第N存储区块的地址。4.一种快速傅利叶转换装置，其特征在于包括一个运算单元，其运作速度为输入信号速度的N倍，具有输入端及输出端，该输入及输出端处各设有一个复...

【专利技术属性】
技术研发人员：陈伟坚，
申请(专利权)人：矽统科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]