【技术实现步骤摘要】
一种多通道同步高速数据采集装置
[0001]本专利技术属于示波器
，更为具体地讲，涉及一种多通道同步高速数据采集装置。
技术介绍
[0002]随着科研水平的不断提升，人们对多通道示波器的需求不断增高。在越来越多的应用场景下，用户渴望同时获取足够多通道的数据。直升机桨毂的安全探测中，需要采集多通道的声发射信号来定位直升机桨毂中央件裂纹；地震数据采集系统中，观测信号不仅包含几千公里之外的微弱地震、核震信号、地脉动及地球背景噪声等微弱信号，还包括近场监测的8级以上大地震，而多通道分级采集技术能够有效扩展地震数据采集器的动态范围；在风洞试验中，数据采集系统具有32路输入通道，各通道工作独立，一个通道不会受到其他通道的故障影响，故而整个测试系统具有高可靠性和可维护性；在战斗部殉爆试验中，同时对多个战斗部进行数据采集还能提高单位成本内获取的信息量。
[0003]对于为了追求更高采样率而使用JESD204B接口的GSPS ADC(模数转换器)的多通道高速数据采集系统来说，多片ADC的数据同步一直是亟待解决的关键难点。单块电路...
【技术保护点】
【技术特征摘要】
1.一种多通道同步高速数据采集装置，其特征在于，包括一块处理板和两块采集子板，两块采集子板的结构相同，以并行方式采集数据，再发送给处理板；在采集子板与处理板内部具体又包括如下模块：一时钟管理模块，包括晶振和多片时钟芯片，时钟芯片采用时钟树级联结构，为整个系统提供足够多通道的同步时钟信号；晶振产生低频的源时钟信号发送给处理板上的时钟芯片，由处理板上的时钟芯片通过时钟输出通道向采集板上的时钟芯片提供时钟源，再通过脉冲输出通道向采集板时钟提供同步脉冲信号，采集板的时钟芯片接收到该同步信号后响应该信号，以调整时钟输出通道的相位，并通过配置为脉冲模式的输出通道向采集板FPGA和ADC提供脉冲信号，据此实现多时钟芯片的同步时钟输出；一多ADC数据同步模块，包括时间戳添加模块、采样数据调序模块以及增加动态时延模块；时间戳添加模块根据ADC数据手册，将ADC芯片的时间戳功能打开；ADC在SCLK的驱动下对输入的模拟信号进行采样，将模拟信号转换为M个bit的采样点数据；随后，通过ADC内部的串行通道映射单元为M个bit的采样点数据添加W个bit的冗余控制位，形成M+W个bit的串行通道数据，默认情况下冗余控制位的值为0，当由时钟管理模块发送的时间戳标记信号SYSREF上升沿到来时，对上升沿之后的第一个采样点进行标记，具体方式是把冗余控制位中的其中一位进行置1，完成时间戳的添加；采样数据调序模块对由ADC传输到FPGA并完成降速之后的K路并行数据进行调序：检测时间戳标记出现在并行数据的位置，记为L，1≤L≤K；将原并行数据的第1至L
‑
1路延迟两个DCLK周期，原并行数据的第L路至第K路延迟一个DCLK周期，形成延迟后的并行数据；最后将延迟后的并行数据按第L路至第K路、第1路至第L
‑
1路的顺序重新依次排列，形成调序后的并行数据；增加动态时延模块使用多片FIFO分别为每通道调序后的并行数据增加动态延迟，当某一通道调序后的并行数据被检测出含有时间戳标记位“1”时，则开启对应通道的FIFO的写使能；当所有通道调序后的并行数据均被检测出含有时间戳标记位“1”后，则开启所有通道的FIFO的读使能，且保持写使能开启，读写保持平衡，各通道并行数据被动态地增加延迟，形成最终的用户数据流。一时钟同步、时间戳添加和链路建立顺序管理模块，确定时钟同步、时间戳添加和传输链路建立三个独立过程的工作顺序，系统处理板上的FPGA分三次向时间管理模块发送同步脉冲，具体处理流程如下：FPFA第一次发送的同步脉冲至时钟管理器后，时钟管理器内的时钟分配网络进行复位操作，完成时钟同步过程；随后，FPGA向时钟管理器发送SPI命令，一方面屏蔽时钟...
【专利技术属性】
技术研发人员：黄武煌，袁春友，张松，邱渡裕，张沁川，杨扩军，潘卉青，叶芃，王厚军，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。