实现多颗LED芯片ESD测试的晶圆、正装LED芯片及其制造方法技术

本发明专利技术提供一种实现多颗LED芯片ESD测试的晶圆及正装LED芯片的制造方法。在衬底上形成半导体外延层之后，在半导体外延层中形成隔离沟槽，隔离沟槽贯穿半导体外延层暴露衬底，将半导体外延层分隔成若干相互绝缘的LED芯片。衬底上的若干LED芯片的第一半导体层完全断开，可以同时对多颗LED芯片进行ESD测试，此时多颗LED芯片之间不存在相互干扰问题，不会造成讯号判断不明的情况，保证多颗LED芯片同时测试时，每一颗LED芯片的测试结果的准确性及可靠性。及可靠性。及可靠性。

【技术实现步骤摘要】
实现多颗LED芯片ESD测试的晶圆、正装LED芯片及其制造方法


[0001]本专利技术涉及半导体器件制造领域，特别涉及一种实现多颗LED芯片ESD测试的晶圆及 正装LED芯片的制造方法。

技术介绍

[0002]LED芯片制造过程中，测试是其中必经且重要的制程。其中ESD(electro
‑
static discharge， 静电释放)测试是评估LED芯片抗静电能力的重要测试手段。对于正装LED芯片，目前的 测试手段均为单个芯片测试。进行ESD测试时，首先需要对形成芯片的晶圆进行裂片，得到 单颗LED芯片。在此过程中，芯片与芯片之间的间距扩大，并且若干芯片会无法控制地出现 芯片歪斜、排列不规则等现象。这些都会造成后续测试时探针扎不准，并且难以实现多探针 台设计。另外，单颗测试也会限制芯片量产的生产效率。
[0003]综上，有必要提供一种能够克服单颗测试的缺点实现多颗LED芯片ESD测试的结构。

技术实现思路

[0004]为了有效解决LED芯片ESD测试中存在的上述问题及缺陷，本专利技术旨在提供一种实现 多颗LED芯片ESD测试的晶圆及正装LED芯片的制造方法，在形成半导体外延层的晶圆中 形成隔离槽，该隔离槽贯穿半导体外延层，将半导体外延层分隔成若干相互绝缘的LED芯片。 ESD测试时可以同时对多颗相互绝缘的LED芯片同时进行测试，大大提高测试效率。
[0005]为实现上述目的及其它相关目的，本专利技术提供了一种实现多颗LED芯片ESD测试的晶 圆，其包括：
[0006]衬底；
[0007]形成在所述衬底上的半导体外延层，所述半导体外延层包括在所述衬底上依次形成的第 一导电类型半导体层、有源层及第二导电类型半导体层，所述半导体外延层中形成有多个隔 离槽，所述隔离槽将所述半导体外延层分隔成相互绝缘的多颗芯片；
[0008]形成在每一颗芯片上的电极结构，所述电极结构包括分别与所述第一导电类型半导体层 和第二导电类型半导体层电连接的第一电极和第二电极。
[0009]可选地，所述隔离槽贯穿所述半导体外延层直至暴露所述衬底。
[0010]可选地，多颗所述LED芯片的所述有源层出射的光沿所述半导体外延层的堆叠方向射 出。
[0011]可选地，所述半导体外延层形成有暴露所述第一导电类型半导体层的台面，所述隔离槽 与所述台面相邻。
[0012]可选地，所述第一电极位于所述台面上方与所述第一导电类型半导体层电连接。
[0013]本专利技术第二方面提供一种正装LED芯片的制造方法，包括如下步骤：
[0014]提供衬底；
[0015]在所述衬底上方依次形成第一半导体层、有源层及第二半导体层，以形成半导体
外延层；
[0016]在所述半导体外延层中形成多个隔离槽，所述隔离槽将所述半导体外延层分隔成相互绝 缘的若干LED芯片；
[0017]在每一颗所述LED芯片上形成电极结构，所述电极结构包括分别与所述第一导电类型半 导体层和第二导电类型半导体层电连接的第一电极和第二电极；
[0018]沿所述隔离槽对所述衬底进行切割，获得多颗独立的LED芯片。
[0019]可选地，在所述半导体外延层中形成多个隔离槽，包括：
[0020]沿所述半导体外延层的堆叠方向对所述半导体外延层进行刻蚀，直至暴露所述衬底表面； 或者
[0021]沿所述半导体外延层的堆叠方向对所述半导体外延层进行刻蚀，直至刻蚀部分所述衬底。
[0022]可选地，所述正装LED芯片的制造方法还包括：
[0023]沿所述半导体外延层的堆叠方向对所述半导体外延层进行部分刻蚀，以在所述半导体外 延层中形成台面，所述台面暴露所述半导体外延层中的第一导电类型半导体层，其中，所述 台面与所述隔离槽相邻。
[0024]可选地，在所述台面上方形成所述第一电极，所述第一电极与所述第一导电类型半导体 层电连接。
[0025]可选地，对多颗所述LED芯片进行ESD测试还包括：
[0026]将所述形成有若干所述LED芯片的衬底置于静电测试仪的探针台上；
[0027]将所述静电测试仪的多个输出端与多个探针相连；
[0028]将所述探针与多颗LED芯片的第一电极和第二电极接触进行测试；
[0029]获得多颗LED芯片的I
‑
V曲线。
[0030]可选地，所述正装LED芯片的制造方法还包括：
[0031]经所述电极结构同时向多颗所述LED芯片施加电压，对多颗所述LED芯片进行ESD测 试。
[0032]本专利技术第三方面提供一种LED芯片，该LED芯片经本专利技术所述的制造方法制得，其包 括：
[0033]衬底；
[0034]半导体外延层，所述半导体外延层形成在所述衬底的正面，并且依次包括第一导电类型 半导体层、有源层及第二导电类型半导体层；
[0035]台阶结构，所述台阶结构形成在所述半导体外延层与所述衬底之间，并且所述台阶的表 面形成在所述衬底上。
[0036]可选地，所述台阶结构的边缘与所述半导体外延层的边缘之间的距离介于5μm～10μm。
[0037]可选地，所述半导体外延层具有台面，所述台面暴露所述半导体外延层中的第一导电类 型半导体层。
[0038]可选地，所述LED芯片还包括：
[0039]第一电极，所述第一电极形成在所述台面上，与所述第一导电类型半导体层电连接；
[0040]第二电极，所述第二电极形成在所述第二导电类型半导体层上方并与其电连接。
[0041]可选地，所述有源层出射的光沿所述半导体外延层的堆叠方向射出。
[0042]如上所述，本专利技术提供的实现多颗LED芯片ESD测试的晶圆及正装LED芯片的制造方 法、LED芯片，至少具备如下有益技术效果：
[0043]在衬底上形成半导体外延层之后，在半导体外延层中形成隔离沟槽，隔离沟槽贯穿半导 体外延层暴露衬底，将半导体外延层分隔成若干相互绝缘的LED芯片。衬底上的若干LED 芯片的第一半导体层完全断开，可以同时对多颗LED芯片进行ESD测试，此时多颗LED芯 片之间不存在相互干扰问题，不会造成讯号判断不明的情况，保证多颗LED芯片同时测试时， 每一颗LED芯片的测试结果的准确性及可靠性。
[0044]本专利技术的晶圆实现了LED芯片ESD测试的晶圆级测试，无需对晶圆进行裂片，也就能 够避免由于裂片造成的芯片偏移或者芯片排列不规则的情况，使得ESD测试时，多个探针能 够准确无误地与多颗LED芯片的电极接触，提高测试效率，有利于降低成本。
附图说明
[0045]图1显示为现有技术中形成有LED芯片的晶圆的示意图。
[0046]图2显示为现有技术中单颗LED芯片测试的波形图。
[0047]图3显示为现有技术中多个LED芯片同时测试时的波形图。
[0048]图4显示为本专利技术实施例一提供的实现多颗LED芯片E本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现多颗LED芯片ESD测试的晶圆，其特征在于，包括：衬底；形成在所述衬底上的半导体外延层，所述半导体外延层包括在所述衬底上依次形成的第一导电类型半导体层、有源层及第二导电类型半导体层；形成在所述半导体外延层中的多个隔离槽，所述隔离槽将所述半导体外延层分隔成相互绝缘的多颗芯片；形成在每一颗芯片上的电极结构，所述电极结构包括分别与所述第一导电类型半导体层和第二导电类型半导体层电连接的第一电极和第二电极。2.根据权利要求1所述的实现多颗LED芯片ESD测试的晶圆，其特征在于，所述隔离槽贯穿所述半导体外延层直至暴露所述衬底。3.根据权利要求1所述的实现多颗芯片ESD测试的晶圆，其特征在于，多颗所述LED芯片的所述有源层出射的光沿所述半导体外延层的堆叠方向射出。4.根据权利要求1所述的实现多颗芯片ESD测试的晶圆，其特征在于，所述半导体外延层形成有暴露所述第一导电类型半导体层的台面，所述隔离槽与所述台面相邻。5.根据权利要求4所述的实现多颗芯片ESD测试的晶圆，其特征在于，所述第一电极位于所述台面上方与所述第一导电类型半导体层电连接。6.一种正装LED芯片的制造方法，其特征在于，包括如下步骤：提供衬底；在所述衬底上方依次形成第一半导体层、有源层及第二半导体层，以形成半导体外延层；在所述半导体外延层上方形成电极结构，所述电极结构包括分别与所述第一导电类型半导体层和第二导电类型半导体层电连接的第一电极和第二电极；在所述半导体外延层中形成多个隔离槽，所述隔离槽将所述半导体外延层分隔成相互绝缘的若干LED芯片；沿所述隔离槽对所述衬底进行切割，获得多颗独立的LED芯片。7.根据权利要求6所述的正装LED芯片的制造方法，其特征在于，在所述半导体外延层中形成多个隔离槽，包括：沿所述半导体外延层的堆叠方向对所述半导体外延层进行刻蚀，直至暴露所述衬底表面；或者沿所述半导体外延层的堆叠方向对所述半导体外延层进行刻蚀，直至刻蚀部分所述衬底。8.根据权利要求6所述的正装LED芯片的制造方法，其特征在于，还包括...

【专利技术属性】
技术研发人员：林宗民，黄苡叡，张中英，邓有财，杨人龙，
申请(专利权)人：泉州三安半导体科技有限公司，
类型：发明
国别省市：