【技术实现步骤摘要】
基于原位生长MIS结构的P
‑
GaN高电子迁移率晶体管及制备方法
[0001]本专利技术属于半导体器件
,具体涉及一种原位生长MIS结构的P
‑
GaNHEMT器件,可用于功率开关和功率转换电路。
技术介绍
[0002]随着半导体功率开关器件领域的不断发展,第三代宽禁带半导体以其电子迁移率高、禁带宽度大、临界击穿场强高、电子饱和漂移速度高等卓越的材料优势在功率开关领域中备受关注。以GaN材料为代表的第三代宽禁带半导体通过调制掺杂形成AlGaN/GaN等异质结结构保留了材料的优良特性,以此制作的高电子迁移率晶体管在功率开关领域中得到广泛应用。
[0003]然而由于异质结存在天然的二维电子气,这使得传统的GaN基高电子迁移率晶体管必须施加负栅压才能够正常关断,这种器件被称之为耗尽型器件。这额外增加了电路的功耗,同时增大了驱动电路的设计复杂度。此外,在电路发生故障时,不能保证操作安全。因此研究者们期望得到增强型的GaN基高电子迁移率晶体管。国际上实现增强型器件的办法有:P
‑
GaN技术、F离子注入、凹槽栅等。其中P
‑
GaN技术因其较好的阈值电压可控性和一致性、对器件的损伤较小率先实现商业化。然而P
‑
GaN技术也存在明显缺陷,其一是非栅区域P
‑
GaN刻蚀深度难以把握,刻蚀深度不均匀,表面缺陷较多。其二是PN结结构使得栅漏电很大。为了减小P
‑
GaN高电子迁移率晶体管的栅漏电,通常采用 ...
【技术保护点】
【技术特征摘要】
1.一种基于原位生长MIS结构的P
‑
GaN高电子迁移率晶体管,包括衬底(1),其特征在于,所述衬底(1)上从下至上依次设置有成核层(2)、缓冲层(3)、沟道层(4)和势垒层(5),所述势垒层(5)的上部设置有源极(6)、漏极(7)和P
‑
GaN层(8),所述P
‑
GaN层(8)位于源极(6)和漏极(7)之间,所述P
‑
GaN层(8)的上部设置有原位生长的介质层(9),所述介质层(9)的上部设置有栅极(10),所述势垒层(5)、源极(6)、漏极(7)和栅极(10)的上部设置有钝化层(11)。2.根据权利要求1所述的基于原位生长MIS结构的P
‑
GaN高电子迁移率晶体管,其特征在于,所述衬底(1)的材料为蓝宝石、碳化硅、硅、氮化镓中的一种,成核层(2)的材料为氮化铝,缓冲层(3)和沟道层(4)的材料均为氮化镓,势垒层(5)为AlxGa(1
‑
x)N,介质层(9)的材料为氮化硅、氧化镓、氧化铝、氮化铝中的一种,钝化层(11)的材料为氮化硅或二氧化硅。3.根据权利要求2所述的基于原位生长MIS结构的P
‑
GaN高电子迁移率晶体管,其特征在于,所述AlxGa(1
‑
x)N势垒层(5)中,Al组分为0.1
‑
0.2。4.根据权利要求1所述的基于原位生长MIS结构的P
‑
GaN高电子迁移率晶体管,其特征在于,所述成核层(2)、缓冲层(3)、沟道层(4)、势垒层(5)、P
‑
GaN层(8)、介质层(9)和钝化层(11)的厚度分别为30
‑
100nm、0.5
‑
5μm、50
‑
500nm、10
‑
40nm、60
‑
90nm、10
‑
30nm和50
‑
400nm。5.一种根据权利要求1
‑
4任一项所述的基于原位生长MIS结构的P
‑
GaN高电子迁移率晶体管的制备方法,其特征在于,包括以下步骤:S1、提供衬底(1),对衬底(1)进行预处理和热处理,采用金属有机化合物化学气相淀积MOCVD工艺淀积成核层(2);S2、在成核层(2)上,采用MOCVD工艺依次淀积缓冲层(3)和沟道层(4);S3、在沟道层(4)上,采用MOCVD工艺淀积势垒层(5),势垒层(5)的成分为AlxGa(1
‑
x)N,AlxGa(1
‑
x)N势垒层(5)中,Al组分为0.1
‑
0.2,淀积厚度为10
‑
40nm;S4、在AlxGa(1
‑
x)N势垒层(5)上,采用MOCVD工艺淀积厚度为60nm
‑
90nm的P
‑
GaN层(8),得到外延片;S5、继续将外延片置于MOCVD腔室,在P
‑
GaN层(8)上原位生长一层厚度为10
‑
30nm的介质层(9);S6、刻蚀所述P
‑
GaN区域以外的P
‑
GaN层(8)和介质层(9),露出AlxGa(1
‑
x)N势...
【专利技术属性】
技术研发人员:赵胜雷,赵杜钧,张进成,吴银河,刘爽,宋秀峰,李仲扬,朱丹,郝跃,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。