半导体装置结构及其形成方法制造方法及图纸

本发明专利技术提出一种半导体装置结构及其形成方法。半导体装置结构包括基板，具有基部及鳍状物位于基部之上；栅极堆叠，位于鳍状物的顶部之上；第一纳米结构，位于鳍状物之上，且通过栅极堆叠；第二纳米结构，位于第一纳米结构之上，且通过栅极堆叠，栅极堆叠具有第一部分及第二部分，第一部分位于第一纳米结构及鳍状物之间，且第二部分位于第一纳米结构及第二纳米结构之间；应力源结构，位于鳍状物之上，且连接至第一纳米结构及第二纳米结构；第一内间隔物，位于第一部分及应力源结构之间；以及第二内间隔物，位于第二部分及应力源结构之间，第一内间隔物比第二内间隔物宽。一内间隔物比第二内间隔物宽。一内间隔物比第二内间隔物宽。

【技术实现步骤摘要】
半导体装置结构及其形成方法


[0001]本专利技术实施例涉及一种半导体装置，尤其涉及全绕式栅极(gate all around，GAA)晶体管结构。

技术介绍

[0002]半导体集成电路(integrated circuit，IC)工业经历了快速成长。集成电路材料及设计的技术进步产生了几个世代的集成电路。每一世代具有相较于上一代更小及更复杂的电路。然而，这些进步增加了处理和制造集成电路的复杂度。
[0003]在集成电路发展的过程中，当几何尺寸(也就是使用制造工艺可创造的最小的元件(或线)减少，增加了功能密度(也就是每一芯片面积的内连装置数目)。这样按比例缩小的工艺通常通过提高生产效率及降低相关成本来提供好处。
[0004]然而，由于部件尺寸持续减少，制造工艺变得更难以进行。因此，形成越来越小的可靠的半导体元件为一挑战。

技术实现思路

[0005]本专利技术的目的在于提出一种半导体装置结构及其形成方法，以解决上述至少一个问题。
[0006]本专利技术实施例包括一种半导体装置结构，包括：基板，具有基部及鳍状物位于基部之上；栅极堆叠，位于鳍状物的顶部之上；第一纳米结构，位于鳍状物之上，且通过栅极堆叠；第二纳米结构，位于第一纳米结构之上，且通过栅极堆叠，栅极堆叠具有第一部分及第二部分，第一部分位于第一纳米结构及鳍状物之间，且第二部分位于第一纳米结构及第二纳米结构之间；应力源结构，位于鳍状物之上，且连接至第一纳米结构及第二纳米结构；第一内间隔物，位于第一部分及应力源结构之间；以及第二内间隔物，位于第二部分及应力源结构之间，第一内间隔物比第二内间隔物宽。
[0007]本专利技术实施例亦包括一种半导体装置结构，包括：基板，具有基部及鳍状物位于基部之上；第一纳米结构，位于鳍状物之上；第二纳米结构，位于第一纳米结构之上，鳍状物、第一纳米结构及第二纳米结构彼此相隔；栅极堆叠，环绕第一纳米结构、第二纳米结构、及鳍状物的顶部，其中栅极堆叠具有第一部分及第二部分，第一部分位于第一纳米结构及鳍状物之间，且第二部分位于第一纳米结构及第二纳米结构之间；应力源结构，位于鳍状物之上且连接至第一纳米结构及第二纳米结构；第一内间隔物，位于第一部分及应力源结构之间，其中第一内间隔物具有第一空隙；以及第二内间隔物，位于第二部分及应力源结构之间，第二内间隔物具有第二空隙，且第一空隙比第二空隙宽。
[0008]本专利技术实施例又包括一种形成半导体装置结构的方法，包括：提供基板，具有基部及鳍状物位于基部之上；形成纳米结构堆叠于鳍状物之上，其中纳米结构堆叠包括第一纳米结构、第二纳米结构、第三纳米结构及第四纳米结构依序形成于鳍状物之上；形成栅极堆叠于纳米结构堆叠及鳍状物之上；部分移除未被栅极堆叠覆盖的纳米结构堆叠及鳍状物，
以形成沟槽于纳米结构堆叠及鳍状物之中；以及通过沟槽移除第一纳米结构及第三纳米结构的端部，以形成第一凹槽及第二凹槽于纳米结构堆叠之中，第一凹槽位于鳍状物及第二纳米结构之间，第二凹槽位于第二纳米结构及第四纳米结构之间，且第一凹槽比第二凹槽宽。
附图说明
[0009]以下将配合所附附图详述本专利技术实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本专利技术实施例的技术特征。
[0010]图1A
‑
图1F为根据一些实施例示出形成半导体装置结构工艺各阶段的剖面图。
[0011]图1A
‑
1为根据一些实施例示出图1A的半导体装置结构的透视图。
[0012]图1F
‑
1为根据一些实施例示出图1F的半导体装置结构的透视图。
[0013]图1F
‑
2为根据一些实施例示出图1F
‑
1中的半导体装置结构沿剖面线1F
‑2‑
1F
‑2’
的剖面图。
[0014]图2A
‑
图2E为根据一些实施例示出形成半导体装置结构工艺各阶段的剖面图。
[0015]图2E
‑
1为根据一些实施例示出图2E的半导体装置结构的透视图。
[0016]图2E
‑
2为根据一些实施例示出图2E
‑
1中的半导体装置结构沿剖面线2E
‑2‑
2E
‑2’
的剖面图。
[0017]图3A
‑
3D为根据一些实施例示出形成半导体装置结构工艺各阶段的剖面图。
[0018]图3D
‑
1为根据一些实施例示出图3D的半导体装置结构的透视图。
[0019]图3D
‑
2为根据一些实施例示出图3D
‑
1中的半导体装置结构沿剖面线3D
‑2‑
3D
‑2’
的剖面图。
[0020]图4A
‑
图4C为根据一些实施例示出形成半导体装置结构工艺各阶段的剖面图。
[0021]图4C
‑
1为根据一些实施例示出图4C的半导体装置结构的透视图。
[0022]图4C
‑
2为根据一些实施例示出图4C
‑
1中的半导体装置结构沿剖面线4C
‑2‑
4C
‑2’
的剖面图。
[0023]图5A
‑
图5D为根据一些实施例示出形成半导体装置结构工艺各阶段的剖面图。
[0024]图5D
‑
1为根据一些实施例示出图5D的半导体装置结构的透视图。
[0025]图5D
‑
2为根据一些实施例示出图5D
‑
1中的半导体装置结构沿剖面线5D
‑2‑
5D
‑2’
的剖面图。
[0026]图6A
‑
图6C为根据一些实施例示出形成半导体装置结构工艺各阶段的剖面图。
[0027]图6C
‑
1为根据一些实施例示出图6C的半导体装置结构的透视图。
[0028]图6C
‑
2为根据一些实施例示出图6C
‑
1中的半导体装置结构沿剖面线6C
‑2‑
6C
‑2’
的剖面图。
[0029]附图标记如下：
[0030]100,200,300,400,500,600:半导体装置结构
[0031]110:基板
[0032]112:基部
[0033]114:鳍状物
[0034]114a:纵轴
[0035]120:纳米结构堆叠
[0036]120a:沟槽
[0037]120b:内壁
[0038]121,122,123,124,125,126,127,128:纳米结构
[0039]121a,122a,123a,124a,125a,126a,127a,本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置结构，包括：一基板，具有一基部及一鳍状物位于该基部之上；一栅极堆叠，位于该鳍状物的一顶部之上；一第一纳米结构，位于该鳍状物之上，且通过该栅极堆叠；一第二纳米结构，位于该第一纳米结构之上，且通过该栅极堆叠，其中该栅极堆叠具有一第一部分及一第二部分，该第一部分位于该第一纳米结构及该鳍状物之间，且该第二部分位于该第一纳米结构及该第二纳米结构之间；一应力源结构，位于该鳍状物之上，且连接至该第一纳米结构及该第二纳米结构；一第一内间隔物，位于该第一部分及该应力源结构之间；以及一第二内间隔物，位于该第二部分及该应力源结构之间，其中该第一内间隔物比该第二内间隔物宽。2.如权利要求1所述的半导体装置结构，其中沿着该鳍状物的一纵轴测量该第一纳米结构比该第二纳米结构宽。3.如权利要求2所述的半导体装置结构，其中邻近该第一纳米结构的该应力源结构比邻近该第二纳米结构的该应力源结构窄。4.如权利要求1所述的半导体装置结构，其中该应力源结构的一宽度朝该鳍状物减少。5.如权利要求1所述的半导体装置结构，还包括：一第三纳米结构，位于该第二纳米结构之上，且通过该栅极堆叠，其中该栅极堆叠还具有一第三部分，位于该第二纳米结构及该第三纳米结构之间；以及一第三内间隔物，位于该第三部分及该应力源结构之间，其中该第三内间隔物比该第二内间隔物宽。6.一种半导体装置结构，包括：一基板，具有一基部及一鳍状物位于该基部之上；一第一纳米结构，位于该鳍状物之上；一第二纳米结构，位于该第一纳米结构之上，其中该鳍状物、该第一纳米结构及该第二纳米结构彼此相隔；一栅极堆叠，环绕该第一纳米结构、该...

【专利技术属性】
技术研发人员：杨世海，徐志安，姚茜甯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：