一种用于时间交织ADC采样时间失配的提取方法技术

本发明专利技术属于集成电路技术领域，具体涉及一种用于时间交织ADC采样时间失配的提取方法。该方法通过拉长计算相关函数时的通道间隔实现对抑制时间失配的提取误差，从而实现高精度的时间失配提取，该方法易于实现且消耗的资源与传统方法几乎一样。该方法可有效减小输入频率接近n

【技术实现步骤摘要】
一种用于时间交织ADC采样时间失配的提取方法


[0001]本专利技术属于集成电路
，具体涉及一种用于时间交织ADC采样时间失配的提取方法。

技术介绍

[0002]时间交织模数转换器的原理如图1所示，将多个子ADC(Time
‑
Interleaved，模数转换器)组合到一个ADC系统中交错输出，从而成倍提高ADC系统的采样率。然而，子ADC通道间采样间隔的不匹配即时间失配会极大程度降低时间交织ADC的动态性能。因此，对于采样时间失配(以下简称时间失配)的提取和补偿是必不可少的。
[0003]对于有N个通道的时间交织ADC，定义T
s
为整个ADC系统的采样周期，k表征第k个子ADC通道(k＝1,...,N)，
m
为该通道ADC的第
m
次输出(m＝0,1,...,+∞)。该情况下采样时间可以表示为t
m,k
＝(N
·
m+k)
·
T
s
。该ADC的输出可以表示为
[0004]y[n]＝y(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于时间交织ADC采样时间失配的提取方法，时间交织ADC包括N个通道，定义T
s
为整个ADC系统的采样周期、k表示第k个子ADC通道、m为子通道ADC的第m次输出，k＝1,...,N，m＝0,1,...,+∞，k通道存在采样时间失配
△
t
k
，采样时间为t
m,k
＝(N
·
m+k)
·
T
s
+
△
t
k
，时间交织ADC的输出为：y[n]＝y(t
m,k
)＝y((N
·
m+k)
·
T
s<...

【专利技术属性】
技术研发人员：卢知非，唐鹤，任钊锋，彭析竹，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：