存算一体式智能芯片、控制方法及控制器技术

本申请提供存算一体式智能芯片、控制方法及控制器，本发明专利技术中，所述存算一体式智能芯片具有标准的存储总线接口，这些存储总线接口在系统升级时非常容易挂载到处理器的外部总线上，使用时不需要对系统做特别大的改动；该智能芯片内包含一个存算一体阵列区，能够通过模拟信号电路实现人工神经网络的计算加速；智能芯片能够将存储总线传送的访问指令转换为存算一体阵列区的配置读写指令、训练/预测计算的控制指令和，处理器与存储器的协同运行符合目前最基本的冯诺依曼架构，相比处理器与计算加速芯片的异构计算协同架构来说，更容易实现；无需改造基础操作系统；能够充分利用其非易失特性，无论是实现多进程共享，还是实现数据在不同前端节点中的远程共享或迁移，都十分方便。方便。方便。

【技术实现步骤摘要】
存算一体式智能芯片、控制方法及控制器


[0001]本申请涉及人工智能、存算一体技术及芯片
，特别是涉及存算一体式智能芯片、控制方法及控制器。

技术介绍

[0002]随着人工智能技术的迅速发展，人工神经网络规模越来越大，对算力的渴求日趋强烈，通用CPU和GPU的计算效率都不能满足人工神经网络计算的需求，专用的人工神经网络芯片已经成为一类新的计算芯片，需要与通用的CPU协同工作。
[0003]纳米技术的发展催生了以相变存储为代表的新一代的非易失存储技术，利用纳米器件在电脉冲激励下电阻发生改变的特性，设计仿生突触，利用其非线性模拟特性，在一个器件上同时实现计算与权值存储功能，形成存算一体技术，将有望将人工神经网络计算能效提升多个数量级，缓解人工智能应用的算力瓶颈。
[0004]然而，现有用于人工神经网络计算芯片主要以计算辅助加速的形式出现在系统中，目标应用领域选择在大数据或云计算后端服务器中，这类计算的主要特点是，所有计算所涉及的数据都是临时数据，包括权值数据都不需要非易失保存，因为不同计算任务中所需要的权值阵列数据都是不相同的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存算一体式智能芯片，其特征在于，包括：存储总线接口，用于连接外部处理器；存算一体控制器，连接所述存储总线接口；内部总线，连接所述存算一体控制器；输入模块，连接所述内部总线；所述输入模块从所述存算一体控制器接收输入数据并对应转换为模拟输入信号；存算一体阵列区，连接所述输入模块和内部总线；所述存算一体阵列区用于在人工神经网络上进行预测计算，并输出包含预测计算结果的模拟输出信号；输出模块，连接所述存算一体阵列区和内部总线；所述输出模块从所述存算一体阵列区接收所述模拟输出信号后对应转换为数字信号，供所述存算一体控制器读取。2.根据权利要求1所述的存算一体式智能芯片，其特征在于，所述存算一体控制器包括：外部存储总线控制器，连接所述存储总线接口；内部总线控制器，连接所述内部总线，以通过所述内部总线访问存储资源；处理器核心，配置有嵌入式代码存储器和嵌入式运行内存。3.根据权利要求1所述的存算一体式智能芯片，其特征在于，所述存算一体阵列区包括多个存算一体单元；各所述存算一体单元之间通过横向总线和纵向总线相连。4.根据权利要求3所述的存算一体式智能芯片，其特征在于，所述存算一体单元包括：输入开关阵列、计算加速阵列、输出开关阵列、交叉总线开关阵列；其中，所述输入开关阵列内置有输入开关矩阵；所述计算加速阵列内置有权值矩阵；所述输出开关阵列内置有输出开关矩阵；所述交叉总线开关阵列内置有交叉总线开关矩阵。5.根据权利要求4所述的存算一体式智能芯片，其特征在于，所述计算加速阵列由存算一体器件按照行列方式连接而成，并根据读写选通和隔离需要为每个存算一体器件配置选通器件，通过模拟电路并利用欧姆定律实现模拟计算；其中，所述存算一体器件至少包括相变存储器件、阻变存储器件、磁存储器件。6.根据权利要求5所述的存算一体式智能芯片，其特征在于，所述计算加速阵列包括读写电路，用于对所述存算一体器件的阻值进行读写；所述存算一体控制器通过所述内部总线对所述计算加速阵列中存算一体器件的阻值进行读写，按照一定顺序排列的所述存算一体器件映射到内部总线的地址空间中，形成可读写的所述权值矩阵。7.根据权利要求4所述的存算一体式智能芯片，其特征在于，所述输入开关阵列包括一组模拟开关，每个所述模拟开关由一个比特的存储单元的状态进行控制；所述存算一体控制器通过所述内部总线对这些模拟开关的存储单元进行读写，这些存储单元按照一定顺序排列，并映射到内部总线的地址空间中，形成可读写的所述输入开关矩阵。8.根据权利要求4所述的存算一体式智能芯片，其特征在于，所述输出开关阵列包括一组模拟开关，每个...

【专利技术属性】
技术研发人员：梁龙飞，陈小刚，阿西木约麦尔，
申请(专利权)人：上海新氦类脑智能科技有限公司，
类型：发明
国别省市：