集成器件及电池/电池组管理芯片制造技术

本公开提供了一种集成器件，集成器件用于检测和控制电池/电池组的充电电流和放电电流，其中通过第一连接端和第二连接端为电池/电池组进行充电和放电，集成器件集成有：充放电MOS晶体管，充放电MOS晶体管为一个MOS晶体管，并且串联在电池/电池组与第一连接端之间的或者电池/电池组与第二连接端之间的电流路径上，通过控制充放电MOS晶体管来控制充电和放电；以及电流检测MOS晶体管，电流检测MOS晶体管用于检测流过充放电MOS晶体管的充电电流和/或放电电流。本公开还提供了一种电池管理芯片。芯片。芯片。

【技术实现步骤摘要】
集成器件及电池/电池组管理芯片


[0001]本公开涉及一种集成器件及电池/电池组管理芯片。

技术介绍

[0002]在电池系统中，电池的过度充电和过度放电不仅会降低电池的使用寿命，严重时还会引发爆炸和火灾的安全事故。该电池例如为锂电池组等。
[0003]图1示出了根据现有技术的传统过流检测方式。
[0004]电池正常放电时，驱动单元的输出的控制信号OD和OC端口的电压通常为VDD、5V或15V左右，控制信号OD和OC分别连接到保护开关MOS晶体管M1和M2的栅极(G)，此时M1和M2工作在线性区， M1和M2的漏极(D)和源极(S)等效为一个导通电阻，导通电阻值为 Ron。
[0005]放电电流Idsg从P
‑
端流向B
‑
端，P
‑
端的电压较高，当检测到P
‑
端与 B
‑
端的电压差(Idsg*Ron)达到某一限定值时，控制信号OD的电压从诸如VDD变为VB
‑
(B
‑
端的电压)，从而关断M1，关断放电通路。控制信号OC可仍保持诸如VDD电位，M2可仍出于开启状态。
[0006]类似地，电池正常充电时，M1、M2的栅极电压为VDD。电流从B
‑ꢀ
端流向P
‑
端，P
‑
端的电压较低，当B
‑
端与P
‑
端的电压差(Ichg*Ron)达到某一限定值，控制信号OC的电压从诸如VDD变为VB
‑
，关断M2，切断充电通路。控制信号OD可仍保持诸如VDD电位，M1可仍处于开启状态。
[0007]在图1所示的电路结构中，在正常充电过程中，M1、M2的导通电阻Ron的串联于电池及外部充电器的回路中，所以系统充电时，因M1 和M2的导通电阻引起的功率损耗PLoss＝Ichg*[2*Ron]2，该功率损耗直接转变成了系统的发热。这样，系统充电时因M1的M2的热损耗导致的温升为
△
T＝PLoss/(C*m)，其中C为系统比热系数，m为系统质量。锂电池系统的安全工作温度通常在45℃左右，所以为了控制系统因为 M1和M2的导通电阻的热耗散带来的系统温度升高，必须控制充电电流的最大值Ichg(max)＝PLoss(max)/([2*Ron]2)，这样充电电流变小，势必会延长系统的充电时间。
[0008]类似地，在放电过程中，M1和M2的导通电阻Ron的串联于电池和负载的回路中，由M1和M2的导通电阻引起的热损耗 PLoss＝Idsg*[2*Ron]2。该功率损耗降低了电池能量的利用效率，也限制了最大放电电流。系统放电时因M1和M2的热损耗导致的
△
T＝PLoss/ (C*m)，其中C为系统比热系数，m为系统质量。锂电池系统的安全工作温度通常在45℃左右，所以为了控制系统因为M1和M2的导通电阻的热耗散带来的系统温度升高，必须控制充电电流的最大值Idsg(max) ＝PLoss(max)/([2*Ron]2)。这样将会限制电池系统能够输出的最大电流。
[0009]此外，还需要对电池的充放电电流进行检测，以保证电池的安全。在现有技术中，可以通过增加单独的检测电阻来进行实现，也可以通过检测充放电MOSFET的导通电阻来进行实现。通过外接电阻的方式将带来增加管脚等不利的情况。通过检测MOSFET的导通电阻来测量电流的方式中，各个MOSFET的工艺和设计参数不一，并且其也会受到温度的干扰等。因此如何高精度地对电池的充放电电流进行检测为所要解决的技术问题。

技术实现思路

[0010]为了解决上述技术问题之一，本公开提供了一种集成器件及电池/电池组管理芯片。
[0011]根据本公开的一个方面，一种集成器件，所述集成器件用于检测和控制电池/电池组的充电电流和放电电流，其中通过第一连接端和第二连接端为所述电池/电池组进行充电和放电，所述集成器件集成有：
[0012]充放电MOS晶体管，所述充放电MOS晶体管为一个MOS晶体管，并且串联在所述电池/电池组与所述第一连接端之间的或者所述电池/电池组与第二连接端之间的电流路径上，通过控制充放电MOS晶体管来控制所述充电和放电；以及
[0013]电流检测MOS晶体管，所述电流检测MOS晶体管用于检测流过所述充放电MOS晶体管的充电电流和/或放电电流。
[0014]根据本公开的至少一个实施方式，所述充放电MOS晶体管包括栅极、源极、漏极、衬底、第一寄生二极管和第二寄生二极管，其中所述第一寄生二极管和第二寄生二极管反向串联，所述第一寄生二极管和第二寄生二极管的串联电路的一端连接所述源极，并且所述串联电路的另一端连接所述漏极，所述第一寄生二极管和第二寄生二极管的连接点与所述衬底连接。
[0015]根据本公开的至少一个实施方式，还包括开关，所述开关的一端与所述连接点连接，所述开关的另一端与所述源极连接，所述充放电 MOS晶体管导通且所述开关导通从而所述源极与所述衬底连通，所述充放电MOS晶体管断开且所述开关断开从而所述源极与所述衬底断开，所述衬底处于浮空状态。
[0016]根据本公开的至少一个实施方式，所述充放电MOS晶体管导通且所述开关导通从而所述源极与所述衬底连通时，所述充放电MOS 晶体管的导电沟道形成，所述充放电MOS晶体管断开且所述开关断开从而所述源极与所述衬底断开时，所述充放电MOS晶体管的导电沟道不形成并且所述衬底处于浮空状态。
[0017]根据本公开的至少一个实施方式，所述第一寄生二极管和第二寄生二极管的串联电路设置成，在所述源极和所述漏极之间不会通过所述串联电路形成导电通路。
[0018]根据本公开的至少一个实施方式，所述充放电MOS晶体管为 NMOS晶体管，当所述栅极与所述源极之间的栅源电压大于所述充放电MOS晶体管的导通阈值电压时所述充放电MOS晶体管导通，当所述栅源电压小于所述导通阈值电压时所述充放电MOS晶体管断开；或者，
[0019]所述充放电MOS晶体管为PMOS晶体管，当所述栅极与所述源极之间的栅源电压小于所述充放电MOS晶体管的导通阈值电压时所述充放电MOS晶体管导通，当所述栅源电压大于所述导通阈值电压时所述充放电MOS晶体管断开。
[0020]根据本公开的至少一个实施方式，所述充放电MOS晶体管为 NMOS晶体管时，所述第一寄生二极管的阳极与所述第二寄生二极管的阳极连接，所述第一寄生二极管的阴极与所述漏极连接，所述第二寄生二极管的阴极与所述源极连接；或者
[0021]所述充放电MOS晶体管为PMOS晶体管时，所述第一寄生二极管的阴极与所述第二寄生二极管的阴极连接，所述第一寄生二极管的阳极与所述漏极连接，所述第二寄生二极管的阳极与所述源极连接。
[0022]根据本公开的至少一个实施方式，所述开关为NMOS型和/或 PMOS型晶体管开关，所述晶体管开关的栅极与所述充放电MOS晶体管的栅极连接，所述晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成器件，其特征在于，所述集成器件用于检测和控制电池/电池组的充电电流和放电电流，其中通过第一连接端和第二连接端为所述电池/电池组进行充电和放电，所述集成器件集成有：充放电MOS晶体管，所述充放电MOS晶体管为一个MOS晶体管，并且串联在所述电池/电池组与所述第一连接端之间的或者所述电池/电池组与第二连接端之间的电流路径上，通过控制充放电MOS晶体管来控制所述充电和放电；以及电流检测MOS晶体管，所述电流检测MOS晶体管用于检测流过所述充放电MOS晶体管的充电电流和/或放电电流。2.如权利要求1所述的集成器件，其特征在于，所述充放电MOS晶体管包括栅极、源极、漏极、衬底、第一寄生二极管和第二寄生二极管，其中所述第一寄生二极管和第二寄生二极管反向串联，所述第一寄生二极管和第二寄生二极管的串联电路的一端连接所述源极，并且所述串联电路的另一端连接所述漏极，所述第一寄生二极管和第二寄生二极管的连接点与所述衬底连接。3.如权利要求2所述的集成器件，其特征在于，还包括开关，所述开关的一端与所述连接点连接，所述开关的另一端与所述源极连接，所述充放电MOS晶体管导通且所述开关导通从而所述源极与所述衬底连通，所述充放电MOS晶体管断开且所述开关断开从而所述源极与所述衬底断开，所述衬底处于浮空状态。4.如权利要求3所述的集成器件，其特征在于，所述充放电MOS晶体管导通且所述开关导通从而所述源极与所述衬底连通时，所述充放电MOS晶体管的导电沟道形成，所述充放电MOS晶体管断开且所述开关断开从而所述源极与所述衬底断开时，所述充放电MOS晶体管的导电沟道不形成并且所述衬底处于浮空状态。5.如权利要求4所述的集成器件，其特征在于，所述第一寄生二极管和第二寄生二极管的串联电路设置成，在所述源极和所述漏极之间不会通过所述串联电路形成导电通路。6.如权利要求5所述的集成器件，其特征在于，所述充放电MOS晶体管为NMOS晶体管，当所述栅极与所述源极之间的栅源电压大于所述充放电MOS晶体管的导通阈值电压时所述充放电MOS晶体管导通，当所述栅源电压小于所述导通阈值电压时所述充放电MOS晶体管断开；或者，所述充放电MOS晶体管为PMOS晶体管，当所述栅极与所述源极之间的栅源电压小于所述充放电MOS晶体管的导通阈值电压时所述充放电MOS晶体管导通，当所述栅源电压大于所述导通阈值电压时所述充放电MOS晶体管断开。7.如权利要求6所述的集成器件，其特征在于，所述充放电MOS晶体管为NMOS晶体管时，所述第一寄生二极管的阳极与所述第二寄生二极管的阳极连接，所述第一寄生二极管的阴极与所述漏极连接，所述第二寄生二极管的阴极与所述源极连接；或者所述充放电MOS晶体管为PMOS晶体管时，所述第一寄生二极管的阴极与所述第二寄生二极管的阴极连接，所述第一寄生二极管的阳极与所述漏极连接，所述第二寄生二极管的阳极与所述源极连接。8.如权利要求7所述的集成器件，其特征在于，所述开关为NMOS型和/或PMOS型晶体管开关，所述晶体管开关的栅极与所述充放电MOS晶体管的栅极连接，所述晶体管开关的源极
与所述连接点连接，所述晶体管开关的漏极与所述充放电MOS晶体管的源极连接。9.如权利要求7所述的集成器件，其特征在于，所述开关为三极管，所述三极管的基极经由第一电阻连接至充放电MOS晶体管的所述栅极，所述三极管的发射极/集电极连接所述连接点，所述三极管的集电极/发射极连接所述充放电MOS晶体管的源极。10.如权利要求7所述的集成器件，其特征在于，所述充放电MOS晶体管的栅极与漏极之间连接有第二开关，所述第二开关设置为：当所述充放电MOS晶体管断开时，所述第二开关确保所述充放电MOS晶体管的栅极氧化层不会被击穿和/或所述充放电MOS晶体管不形成导电沟道。11.如权利要求4所述的集成器件，其特征在于，所述充放电MOS晶体管的栅极与漏极之间连接有第二开关，所述第二开关为耐压二极管，当所述充放电MOS晶体管为NMOS晶体管时，所述耐压二极管的阳极与所述充放电MOS晶体管的栅极直接连接或间接连接，所述耐压二极管的阴极与所述充放电MOS晶体管的漏极直接连接或间接连接；或者当所述充放电MOS晶体管为PMOS晶体管时，所述耐压二极管的阴极与所述充放电MOS晶体管的栅极直接连接或间接连接，所述耐压二极管的阳极与所述充放电MOS晶体管的漏极直接连接或间接连接。12.如权利要求7所述的集成器件，其特征在于，所述充放电MOS晶体管的栅极与漏极之间连接有三极管，所述三极管的发射极/集电极连接所述充放电MOS晶体管的栅极，所述三极管的集电极/发射极连接所述充放电MOS晶体管的漏极。13.如权利要求4所述的集成器件，其特征在于，所述充放电MOS晶体管的栅极与漏极之间连接有第二开关，当所述充放电MOS晶体管为NMOS晶体管时，所述第二开关为第二NMOS晶体管开关，所述第二NMOS开关晶体管具有第三寄生二极管，所述第二NMOS晶体管的源极与第三寄生二极管的一端、与所述充放电MOS晶体管的栅极直接连接或间接连接，所述第二NMOS晶体管的漏极与第三寄生二极管的另一端、与所述充放电MOS晶体管的漏极直接连接或间接连接；或者当所述充放电MOS晶体管为PMOS晶体管时，所述第二开关为第二PMOS晶体管开关，所述第二PMOS晶体管开关具有第三寄生二极管，所述第二PMOS晶体管开关的源极和第三寄生二极管的一端、与所述充放电MOS晶体管的栅极直接连接或间接连接，所述第二PMOS晶体管的漏极和第三寄生二极管的另一端、与所述充放电MOS 晶体管的漏极直接连接或间接连接。14.如权利要求4所述的集成器件，其特征在于，通过第一肖特基二极管与第二肖特基二极管来替代所述开关，当所述充放电MOS晶体管为NMOS晶体管时，所述第一肖特基二极管的阴极与所述第二肖特基二极管的阴极连接并且与所述衬底连接，所述第一肖特基二极管的阳极与所述漏极连接，所述第二肖特基二极管的阳极与所述源极连接；或者，当所述充放电MOS晶体管为PMOS晶体管时，所述第一肖特基二极管的阳极与所述第二肖特基二极管的阳极连接并且与所述衬底连接，所述第一肖特基二极管的阴极与所述漏极连接，所述第二肖特基二极管的阴极与所述源极连接。15.如权利要求14所述的集成器件，其特征在于，所述充放电MOS晶体管的栅极与漏极之间连接有第二开关，所述第二开关设置为：当所述充放电MOS晶体管断开时，所述第二开关确保所述充放电
MOS晶体管的栅极氧化层不会被击穿和/或所述充放电MOS晶体管不形成导电沟道。16.如权利要求13所述的集成器件，其特征在于，所述充放电MOS晶体管的栅极与漏极之间连接有第二开关，所述第二开关为耐压二极管，当所述充放电...

【专利技术属性】
技术研发人员：周号，
申请(专利权)人：珠海迈巨微电子有限责任公司，
类型：新型
国别省市：