包括数字线的集成组件制造技术

本申请涉及包括数字线的集成组件。一些实施例包含一种集成组件，所述集成组件具有与感测放大器电路系统耦合的第一数字线。所述第一数字线具有远离所述感测放大器电路系统的第一区域。第二数字线与所述感测放大器电路系统耦合，并且具有远离所述感测放大器电路系统的第二区域。预充电电路系统包含靠近所述第一区域和所述第二区域的一或多个第一均衡晶体管，并且包含靠近所述感测放大器电路系统的第二均衡晶体管。均衡晶体管。均衡晶体管。

【技术实现步骤摘要】
包括数字线的集成组件


[0001]存储器阵列(例如，DRAM阵列)。集成组件包括垂直堆叠的叠层。集成组件包括被配置为在预充电操作期间具有分流端的互补数字线。

技术介绍

[0002]存储器在现代计算架构中用于存储数据。一种类型的存储器是动态随机存取存储器(DRAM)。与替代类型的存储器相比，DRAM可以提供结构简单、成本低和速度高的优点。
[0003]DRAM可以利用具有与一个晶体管结合的一个电容器的存储器单元(所谓的1T
‑
1C存储器单元)，其中电容器与晶体管的源极/漏极区域耦合。图1中示出了一个实例性1T
‑
1C存储器单元2，其中晶体管被标记为T，并且电容器被标记为C。电容器的一个节点与晶体管的源极/漏极区域耦合，并且另一个节点与公共板CP耦合。公共板可以与任何合适的电压(诸如在从大于或等于接地至小于或等于VCC的范围(即，接地≤CP≤VCC)内的电压)耦合。在一些应用中，公共板的电压为约一半的VCC(即，约VCC/2)。晶体管的栅极耦合到字线WL(即，存取线、路由线、第一线性结构等)，并且源极/漏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成组件，其包括：第一数字线，所述第一数字线与感测放大器电路系统耦合并且具有远离所述感测放大器电路系统的第一区域；第二数字线，所述第二数字线与所述感测放大器电路系统耦合并且具有远离所述感测放大器电路系统的第二区域；以及预充电电路系统，所述预充电电路系统包含靠近所述第一区域和所述第二区域的一或多个第一均衡晶体管，并且包含靠近所述感测放大器电路系统的第二均衡晶体管。2.根据权利要求1所述的集成组件，其中所述预充电电路系统仅包含所述第一均衡晶体管中的一个。3.根据权利要求1所述的集成组件，其中所述预充电电路系统包含靠近所述第一区域和所述第二区域的电分流器；并且其中所述一或多个第一均衡晶体管包含所述第一均衡晶体管中将所述第一区域和所述第二区域门控地耦合到所述电分流器的至少两个第一均衡晶体管。4.根据权利要求1所述的集成组件，其中所述第二均衡晶体管是将所述第一数字线和所述第二数字线门控地耦合到预充电电压源的一对第二均衡晶体管中的一个。5.一种集成组件，其包括：第一数字线，所述第一数字线与感测放大器电路系统耦合并且具有远离所述感测放大器电路系统的第一区域；第二数字线，所述第二数字线与所述感测放大器电路系统耦合并且具有远离所述感测放大器电路系统的第二区域；以及预充电电路系统，所述预充电电路系统包含将所述第一区域和所述第二区域彼此耦合的电连接件。6.根据权利要求5所述的集成组件，其中所述电连接件是从所述第一区域和所述第二区域偏移的电分流器。7.根据权利要求6所述的集成组件，其中所述预充电电路系统包含：第一晶体管，所述第一晶体管将所述第一区域门控地耦合到所述电分流器；第二晶体管，所述第二晶体管将所述第二区域门控地耦合到所述电分流器；以及均衡电路系统，所述均衡电路系统与所述第一晶体管和所述第二晶体管的栅极耦合。8.根据权利要求7所述的集成组件，其中所述预充电电路系统进一步包含：第三晶体管，所述第三晶体管将所述第一数字线与预充电电压源门控地耦合；第四晶体管，所述第四晶体管将所述第二数字线与所述预充电电压源门控地耦合；以及所述均衡电路系统，所述均衡电路系统与所述第三晶体管和所述第四晶体管的栅极耦合。9.根据权利要求8所述的集成组件，其中所述第三晶体管和所述第四晶体管共享源极/漏极区域，并且其中所述共享的源极/漏极区域与所述预充电电压源耦合。10.一种集成组件，其包括：基底，所述基底包括感测放大器电路系统；第一叠层，所述第一叠层在所述基底上方；所述第一叠层包括第一存储器单元的第一
阵列的第一部分，并且包括第二存储器单元的第二阵列的第一部分；第二叠层，所述第二叠层在所述第一叠层上方；所述第二叠层包括所述第一存储器单元的所述第一阵列的第二部分，并且包括所述第二存储器单元的所述第二阵列的第二部分；第一数字线，所述第一数字线与所述第一阵列相关联，所述第一数字线具有第一端部区域和相对的第二端部区域；第二数字线，所述第二数字线与所述第二阵列相关联，所述第二数字线具有第三端部区域和相对的第四端部区域；所述第一端部区域和所述第三端部区域与感测放大器电路系统耦合；以及所述第二端部区域和所述第四端部区域与电分流器门控地耦合。11.根据权利要求10所述的集成组件，其中所述第二端部与所述电分流器的所述门控耦合是通过第一晶体管实现的，并且所述第四端部与所述电分流器的所述门控耦合是通过第二晶体管实现的；并且其中所述第一晶体管和所述第二晶体管的栅极彼此耦合并耦合到均衡电路系统。12.根据权利要求11所述的集成组件，其中所述第一晶体管具有第一源极/漏极区域和第二源极/漏极区域，并且所述第二晶体管具有第三源极/漏极区域和第四源极/漏极区域；其中所述第一源极/漏极区域与所述第二端部区域耦合，并且所述第三源极/漏极区域与所述第四端部区域耦合；并且其中所述第二源极/漏极区域与所述分流器耦合，并且所述第四源极/漏极区域与所述分流器耦合。13.根据权利要求12所述的集成组件，其中所述第二源极/漏极区域和所述第四源极/漏极区域还与电容器的底部电极耦合。14.根据权利要求13所述的集成组件，其中所述底部电极被配置为向上开口的容器。15.根据权利要求13所述的集成组件，其中所述底部电极在所述分流器上方。16.根据权利要求12所述的集成组件，其中预充电电路包含所述第一晶体管和所述第二晶体管以及所述分流器，并且其中所述预充电电路进一步包含：第三晶体管，所述第三晶体管靠近所述第一数字线；所述第三晶体管具有第五源极/漏极区域和第六源极/漏极区域；所述第五源极/漏极区域与所述第一数字线耦合；所述第三晶体管具有栅极，所述栅极将所述第五源极/漏极区域和第六源极/漏极区域彼此门控地耦合；第四晶体管，所述第四晶体管靠近所述第二数字线；所述第四晶体管具有第七源极/漏极区域和第八源极/漏极区域；所述第八源极/漏极区域与所述第二数字线耦合；所述第七源极/漏极区域与所述第六源极/漏极区域耦合；所述第四晶体管具有栅极，所述栅极将所...

【专利技术属性】
技术研发人员：C，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：