一种高密度静态随机存储器比特单元结构及其工艺方法技术

本发明专利技术公开了一种高密度静态随机存储器比特单元结构及其工艺方法，其可提高比特单元的高密度性能，降低功耗和成本，其包括衬底、分布于衬底表面的鳍片、分布于鳍片的栅极区、光刻胶层、接触层、读取比特线，比特单元包括鳍形场效应晶体管，栅极区长度为22nm，鳍片包括四根，且依次间隔平行分布，设相邻两根鳍片之间的鳍间距为FP、接触层间距为CPP，则比特单元有源区竖向总宽度为8*FP，有源区横向总宽度为2*CPP，比特单元有源区的最小面积为0.0739μm2，工艺方法包括：采用自对准双重图形转移工艺，获取包含有四根鳍片、且相邻两根鳍片之间的鳍间距为FP的比特单元，比特单元需要两个光刻胶层，采用光刻工艺，获取四根鳍片。获取四根鳍片。获取四根鳍片。

【技术实现步骤摘要】
一种高密度静态随机存储器比特单元结构及其工艺方法


[0001]本专利技术涉及场效应晶体管
，具体为一种高密度静态随机存储器比特单元结构及其工艺方法。

技术介绍

[0002]静态随机存取存储器(SRAM)是一种用于数据随机存取的存储器装置，“静态”指存储器保持通电即可使储存数据恒常保持。静态随机存取存储器中包含有比特单元，比特单元通常用于CPU/GPU计算的缓存，目前高度集成电路芯片中的静态随机存取存储器比特单元占整个芯片面积的30％～60％左右，其中使用较多的是包含有六个晶体管的6T高密度静态随机存储器(6T HD SRAM)，6T HD SRAM的主要技术指标包括功耗、单元面积(用于判别密度特性)、工艺、单元成本等，通过上述指标可对6T HD SRAM各个工艺技术节点进行衡量。
[0003]静态随机存储器比特单元包括体硅鳍形场效应晶体管(FinFET)，例如中国台湾积体电路制造股份(TSMC) 的28nm、22nm平面晶体管(ULP)、16nm FinFET，英特尔(Intel)公司的22nm FinFET，但现有TSMC 公司的22纳米平面晶体管、Intel的22纳米FinFET的性能、功耗、成本等技术指标均较差，TSMC公司的22纳米ULP的速度性能为100％、功耗为70％、成本为89％，英特尔(Intel)公司22纳米FinFET的速度性能为105％、功耗为87％、成本为84％，对于对速度要求不高，但需存储较多数据，对密度要求较高的比特单元，TSMC公司22nm ULP的静态随机存储器比特单元、Intel公司22nm FinFET的静态随机存储器比特单元均存在结构不合理，高密度特性、功耗和/或成本较差等问题。

技术实现思路

[0004]针对现有技术中存在的静态随机存储器比特单元结构不合理，导致其高密度特性差、功耗和成本较高的问题，本专利技术提供了一种高密度静态随机存储器比特单元结构及其工艺方法，其结构设计简单合理，可提高比特单元的高密度特性，同时可降低功耗和成本。
[0005]为实现上述目的，本专利技术采用如下技术方案：
[0006]一种高密度静态随机存储器比特单元结构，其包括衬底、分布于所述衬底表面的鳍片、分布于所述鳍片的栅极区、光刻胶层、接触层、读取比特线，所述比特单元包括鳍形场效应晶体管，所述栅极区长度为22nm；其特征在于，所述鳍片包括四根，且依次间隔平行分布，设相邻两根鳍片之间的鳍间距为FP、接触层间距为CPP，则所述比特单元的有源区竖向总宽度为8*FP，有源区横向总宽度为2*CPP，所述比特单元有源区的面积为(8*FP)*(2*CPP)，所述比特单元有源区的最小面积为0.0739μm2。
[0007]其进一步特征在于，
[0008]四根所述鳍片包括依次分布的第一鳍片、第二鳍片、第三鳍片、第四鳍片，所述第一鳍片、第四鳍片位于两侧，所述第二鳍片、第三鳍片分布于所述第一鳍片、第四鳍片之间，所述第二鳍片的尾部、第三鳍片的首部均为切割区；
[0009]所述鳍形场效应晶体管为PMOS管；
[0010]所述鳍形场效应晶体管为体硅鳍形场效应晶体管，所述衬底为Si衬底；
[0011]所述有源区竖向总宽度为所述鳍间距方向总宽度，所述鳍间距FP为42nm，则所述有源区竖向总宽度为8*FP＝336nm；
[0012]所述有源区横向总宽度为所述栅极区间距方向总宽度，所述接触层间距CPP为110nm，则所述有源区横向总宽度为2*CPP＝220nm。
[0013]一种工艺方法，将该方法用于对上述高密度静态随机存储器比特单元结构进行加工，该方法基于自对准双重图形转移工艺实现，其特征在于，采用所述自对准双重图形转移工艺，获取包含有四根鳍片、且相邻两根所述鳍片之间的鳍间距为FP的比特单元，在所述自对准双重图形转移工艺中，在衬底上做出均匀的光刻胶层，所述比特单元需要两个所述光刻胶层，采用光刻工艺，获取四根所述鳍片。
[0014]其进一步特征在于，
[0015]所述光刻工艺中，采用光罩进行鳍片切除，获取四根所述鳍片及第二鳍片的尾部、第三鳍片的首部的切割区；
[0016]所述光罩为主动垂直移动光罩。
[0017]在所述衬底上依次涂覆掩膜层、牺牲层、抗反射硅涂层，所述工艺方法包括：S1，在抗反射硅涂层表面涂覆光刻胶，形成光刻胶层；
[0018]S2，对光刻胶层进行刻蚀，缩小所述光刻胶层的面积；
[0019]S3，在刻蚀后的所述光刻胶层的表面及其侧面沉积一层厚度均匀的薄膜；
[0020]S4，对刻蚀后的所述光刻胶层进一步刻蚀，同时对所述薄膜进行刻蚀，在所述抗反射硅涂层表面形成面积较小的四个鳍形薄膜层；
[0021]S5，对所述掩膜层上方的牺牲层、抗反射硅涂层进行刻蚀，缩小所述牺牲层、抗反射硅涂层的面积；
[0022]S6，对所述薄膜层、抗反射硅涂层进一步刻蚀，去除所述薄膜层、抗反射硅涂层，获取包含有四根所述鳍片、且相邻两根所述鳍片之间的鳍间距为FP的比特单元；
[0023]所述光刻胶层包括两个，材料为多晶硅；
[0024]所述薄膜的材质为二氧化硅。
[0025]采用本专利技术上述结构可以达到如下有益效果：该静态随机存储器比特单元结构包括四根鳍片，相邻两个鳍片之间的鳍间距为FP、接触层间距为CPP，获取的比特单元的有源区竖向总宽度为8*FP，有源区横向总宽度为2*CPP，比特单元有源区的面积为(8*FP)*(2*CPP)，相比于现有的TSMC公司的22纳米 ULP、英特尔(Intel)公司22纳米FinFET，在缓存数据相同的前提条件下，比特单元有源区面积有效缩小，从而提高了静态随机存储器比特单元的高密度特性。
[0026]2、采用本申请比特单元结构，其速率性能可以达到157％，功耗为27％，成本为67％，相比于现有的 TSMC公司的22纳米ULP、英特尔(Intel)公司22纳米FinFET，本申请比特单元有源区面积有效缩小，单位面积内通过的电流有效提升，功耗和成本大大降低，因此，采用申请比特单元结构及工艺方法，使其在高密度特性、低功耗、低成本三个方面同时得到了优化。
附图说明
[0027]图1为TSMC公司包含有22纳米ULP的静态随机存储器比特单元的鳍片分布的俯视结构示意图；
[0028]图2为英特尔(Intel)公司包含有22纳米FinFET的静态随机存储器比特单元的鳍片分布的俯视结构示意图；
[0029]图3为本专利技术包含有22纳米FinFET的静态随机存储器比特单元的鳍片分布的俯视结构示意图；
[0030]图4为本专利技术静态随机存储器比特单元的俯视结构示意图；
[0031]图5为本专利技术静态随机存储器比特单元工艺方法流程图；
[0032]图6为TSMC公司、英特尔(Intel)公司与本申请包含有22纳米晶体管的静态随机存储器比特单元尺寸结构及其效能、功耗、成本对比图。
具体实施方式
[0033]见图3和图4，一种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高密度静态随机存储器比特单元结构，其包括衬底、分布于所述衬底表面的鳍片、分布于所述鳍片的栅极区、光刻胶层、接触层、读取比特线，所述比特单元包括鳍形场效应晶体管，所述栅极区长度为22nm；其特征在于，所述鳍片包括四根，且依次间隔平行分布，设相邻两根鳍片之间的鳍间距为FP、接触层间距为CPP，则所述比特单元的有源区竖向总宽度为8*FP，有源区横向总宽度为2*CPP，所述比特单元有源区的面积为(8*FP)*(2*CPP)，所述比特单元有源区的最小面积为0.0739μm2。2.根据权利要求1所述的一种高密度静态随机存储器比特单元结构，其特征在于，四根所述鳍片包括依次分布的第一鳍片、第二鳍片、第三鳍片、第四鳍片，所述第一鳍片、第四鳍片位于两侧，所述第二鳍片、第三鳍片分布于所述第一鳍片、第四鳍片之间，所述第二鳍片的尾部、第三鳍片的首部均为切割区。3.根据权利要求2所述的一种高密度静态随机存储器比特单元结构，其特征在于，所述鳍形场效应晶体管为体硅鳍形场效应晶体管，所述衬底为硅衬底。4.根据权利要求3所述的一种高密度静态随机存储器比特单元结构，其特征在于，所述有源区竖向总宽度为所述鳍间距方向总宽度，所述鳍间距FP为42nm，则所述有源区竖向总宽度为8*FP＝336nm；所述有源区横向总宽度为所述栅极区间距方向总宽度，所述接触层间距CPP为110nm，则所述有源区横向总宽度为2*CPP＝220nm。5.一种工艺方法，将该方法应用于权利要求1～4任一项所述的高密度静态随机存储器比特单元...

【专利技术属性】
技术研发人员：黄国泰，苏炳熏，叶甜春，罗军，赵杰，
申请(专利权)人：澳芯集成电路技术广东有限公司，
类型：发明
国别省市：