基于纳米带的三维静态随机存取存储器制造技术

本申请题为“基于纳米带的三维静态随机存取存储器”。本文中描述包括堆叠在彼此上方以便实现高密度3D SRAM的半导体纳米带的IC装置。示例装置包括基于适合于形成NMOS晶体管的第一纳米带以及适合于形成PMOS晶体管的第二纳米带来构建的SRAM单元。两个纳米带可大体上在支撑结构上方的相同平面中延伸，在该支撑结构上提供存储器装置。SRAM单元包括布置成形成两个反相器结构的晶体管M1

【技术实现步骤摘要】
基于纳米带的三维静态随机存取存储器

技术介绍

[0001]嵌入式存储器对现代片上系统（SoC）技术的性能是重要的。低功率和高密度的嵌入式存储器在许多不同的计算机产品中使用，并且总是希望进一步的改进。
附图说明
[0002]通过结合附图参考以下详细描述，将容易地理解实施例。为了便于本描述，类似参考标号指定类似结构元素。附图的各图中通过举例而非通过限制的方式来示出实施例。
[0003]图1提供根据本公开的一些实施例的集成电路（IC）装置的示意图，所述集成电路（IC）装置具有可包括基于纳米带的三维（3D）静态随机存取存储器（SRAM）的多层存储器和逻辑。
[0004]图2提供根据本公开的一些实施例的基于纳米带的示例场效应晶体管（FET）的透视图。
[0005]图3提供根据本公开的一些实施例的示例6
‑
晶体管（6T）SRAM单元(cell)的电路图。
[0006]图4A和4B分别提供根据本公开的一些实施例具有多个6T SRAM单元的基于纳米带的示例3D SRAM装置的自顶向下视图和透视图。r/>[0007]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静态随机存取存储器（SRAM）装置，包括：第一纳米带；第二纳米带；晶体管M1和晶体管M3，各自包括所述第一纳米带中的第一源极或漏极（S/D）区域和第二S/D区域；以及晶体管M2和晶体管M4，各自包括所述第二纳米带中的第一S/D区域和第二S/D区域，其中：所述晶体管M1的所述第一S/D区域耦合到所述晶体管M2的所述第一S/D区域，并且所述晶体管M1的栅极堆叠耦合到所述晶体管M2的栅极堆叠，以及所述晶体管M3的所述第一S/D区域耦合到所述晶体管M4的所述第一S/D区域，并且所述晶体管M3的栅极堆叠耦合到所述晶体管M4的栅极堆叠。2.如权利要求1所述的SRAM装置，其中，所述第一纳米带包括第一类型的半导体材料，所述第二纳米带包括第二类型的半导体材料，所述第一类型和所述第二类型中的一个类型是N
‑
型半导体材料，并且所述第一类型和所述第二类型中的另一个类型是P
‑
型半导体材料。3.如权利要求1所述的SRAM装置，其中：所述晶体管M1的所述第一S/D区域和所述晶体管M2的所述第一S/D区域中的每个耦合到第一位线，所述晶体管M1的所述栅极堆叠和所述晶体管M2的所述栅极堆叠中的每个耦合到第二位线，所述晶体管M3的所述第一S/D区域和所述晶体管M4的所述第一S/D区域中的每个耦合到所述第二位线，所述晶体管M3的所述栅极堆叠和所述晶体管M4的所述栅极堆叠中的每个耦合到所述第一位线，以及在所述SRAM装置的操作期间，所述第一位线上的信号与所述第二位线上的信号互补。4.如权利要求3所述的SRAM装置，其中：所述第一和第二纳米带中的每个沿大体上平行于支撑结构的方向延伸，在所述支撑结构上面提供所述SRAM装置，以及所述第一位线和所述第二位线中的每个沿大体上垂直于所述支撑结构的方向延伸。5.如权利要求3或4所述的SRAM装置，其中：所述SRAM装置进一步包括晶体管M5和晶体管M6，所述晶体管M5和所述晶体管M6各自包括所述第一纳米带中的所述第一S/D区域和所述第二S/D区域，所述晶体管M1的所述第一S/D区域和所述晶体管M2的所述第一S/D区域中的每个通过耦合到所述晶体管M5的所述第一S/D区域并且所述晶体管M5的所述第二S/D区域耦合到所述第一位线而耦合到所述第一位线，所述晶体管M1的所述栅极堆叠和所述晶体管M2的所述栅极堆叠中的每个通过耦合到所述晶体管M6的所述第一S/D区域并且所述晶体管M6的所述第二S/D区域耦合到所述第二位线而耦合到所述第二位线，所述晶体管M3的所述第一S/D区域和所述晶体管M4的所述第一S/D区域中的每个通过
耦合到所述晶体管M6的所述第一S/D区域并且所述晶体管M6的所述第二S/D区域耦合到所述第二位线而耦合到所述第二位线，所述晶体管M3的所述栅极堆叠和所述晶体管M4的所述栅极堆叠中的每个通过耦合到所述晶体管M5的所述第一S/D区域并且所述晶体管M5的所述第二S/D区域耦合到所述第一位线而耦合到所述第一位线。6.如权利要求5所述的SRAM装置，其中，所述晶体管M5和所述晶体管M6中的每个晶体管的栅极堆叠耦合到字线。7.如权利要求6所述的SRAM装置，其中：所述第一和第二纳米带的所述晶体管M1
‑
M6在支撑结构上方的第一平面中形成第一SRAM单元，所述SRAM装置进一步包括：第三纳米带，第四纳米带，晶体管M1、M3、M5和M6，各自包括所述第三纳米带中的第一S/D区域和第二S/D区域，以及晶体管M2和M4，各自包括所述第四纳米带中的第一S/D区域和第二S/D区域，所述第三和第四纳米带的所述晶体管M1
‑
M6在所述支撑结构上方的第二平面中形成第二SRAM单元，其中，所述第二平面在所述第一平面和所述支撑结构之间，以及以阶梯方式形成与所述第一SRAM单元的所述晶体管M5的所述栅极堆叠的接触以及与所述第二SRAM单元的所述晶体管M5的栅极堆叠的接触。8.如权利要求7所述的SRAM装置，其中，以所述阶梯方式形成与所述第一SRAM单元的所述晶体管M6的所述栅极堆叠的接触以及与所述第二SRAM单元的所述晶体管M6的栅极堆叠的接触。9.如权利要求5所述的SRAM装置，其中：所述SRAM装置进一步包括第三纳米带，所述SRAM装置进一步包括晶体管M7和晶体管M8，各自包括所述第三纳米带中的所述第一S/D区域和所述第二S/D区域，所述晶体管M1的所述栅极堆叠进一步耦合到所述晶体管M7的栅极堆叠，以及所述晶体管M7的所述第一S/D区域耦合到所述晶体管M8的所述第一S/D区域。10.如权利要求9所述的SRAM装置，其中，所述第一纳米带和所述第三纳米带中的每个包括第一类型的半导体材料，所述第二纳米带包括第二类型的半导体材料，所述第一类型和所述第二类型中的一个类型是N
‑
型半导体材料，并且所述第一类型和所述第二类型中的另一个类型是P
‑
型半导体材料。11.一种静态随机存取存储器（SRAM）装置，包括：第一纳米带；第二纳米带；以及SRAM单元，包括第一反相器结构和第二反相器结构，其中：所述第一反相器结构包括所述第一纳米带...

【专利技术属性】
技术研发人员：W，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：