优化电路设计的方法和装置制造方法及图纸

本发明专利技术提供了用于优化电路设计的方法和装置。所述方法和装置将至少两种效应下的漏源退化电流对于实际电路时钟信号延迟的影响纳入考虑。根据本发明专利技术的用于优化电路设计的方法和装置，在无需进行多次流片试生产的情况下能够验证电路设计中的不足之处，从而能够降低成本。此外，在无需进行多次流片试生产的情况下能够验证电路设计中的冗余程度是否足够，只需要进行仿真即可，从而能够缩短设计周期。从而能够缩短设计周期。从而能够缩短设计周期。

【技术实现步骤摘要】
优化电路设计的方法和装置


[0001]本专利技术涉及一种优化电路设计的方法和装置，更具体地，本专利技术涉及一种同时考虑负偏压温度不稳定性(Negative Bias Temperature Instability，NBTI)或者热载流子注入(Hot Carrier Injection，HCI)效应的优化电路设计的方法和装置。

技术介绍

[0002]随着集成电路的集成度不断提高，单位面积芯片上集成的器件越来越多，这就需要采用更快的时钟速度。为了满足这一需求，必然需要器件几何尺寸的缩减以及新材料和新技术的应用，但是这样的改进会对电路的延时以及器件的寿命产生极大的影响。现有技术中，大多数的研究均集中在单个PMOS器件或者单个NMOS器件上，单独研究它们的NBTI或者HCI效应。然而，在实际应用电路中，器件都非单一的工作状态，大多数时候，NBTI和HCI退化是共同发生的，如果仅考虑单一的NBTI退化或是HCI退化结果，对于实际电路来说都是不准确的。因此，应该更加全面地研究器件的整体可靠性，且将其延伸到整个电路的性能改善中去。
>[0003]在现有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于优化电路设计的方法，其特征在于，所述方法至少包括：将至少两种效应下的漏源退化电流对于实际电路时钟信号延迟的影响纳入考虑。2.根据权利要求1所述的方法，其特征在于，所述方法包括：计算第一效应下的第一漏源退化电流I
ds1
；计算第二效应下的第二漏源退化电流I
ds2
；计算总漏源退化电流I
total
，由所述第一漏源退化电流I
ds1
和所述第二漏源退化电流I
ds2
根据如下公式来计算总漏源退化电流I
total
：I
total
＝A
×
(I
ds1
+I
ds2
)/exp(I
ds1
+I
ds2
)其中A值的范围在0至1之间；用所述总漏源退化电流I
total
进行仿真。3.根据权利要求2所述的方法，其特征在于，所述A值为0.37。4.根据权利要求2
‑
3中的任一项所述的方法，其特征在于，所述第一漏源退化电流I
ds1
是负偏压不稳定性NBTI效应下的漏源退化电流；以及所述第二漏源退化电流I
ds2
是热载流子注入HCI效应下的漏源退化电流。5.根据权利要求4所述的方法，其特征在于，所述第一漏源退化电流I
ds1
是通过如下公式得出的：其中，C
ox
是单位面积氧化层电容，C
ox
＝q/(E
ox
×
d)，其中d是电容极板距离，q是电子电荷量，E
ox
是栅氧电场；V
g
是晶体管的外加电压；W是沟道宽度；V
ds
是漏源电压；R
ds
是漏源电阻；L是沟道长度；阈值电压V
th
＝V
th0
+
△
V
th
，其中V
th0
是初始阈值电压，
△
...

【专利技术属性】
技术研发人员：柴泾睿，谈杰，宋炜哲，高旭东，殷鹏，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：