灰度电压选择电路包括多个灰度选择ＭＯＳ晶体管组、Ｍ个半灰度电压ＭＯＳ晶体管组、切换部分和控制部分。多个灰度选择ＭＯＳ晶体管组的每一个对应于一个灰度电压。Ｍ个半灰度电压ＭＯＳ晶体管组彼此串联。控制部分响应第二显示数据提供第二信号。第一和第二灰度选择ＭＯＳ晶体管组响应第二信号分别选择第一和第二灰度电压。第一和第二灰度选择ＭＯＳ晶体管组和Ｍ个半灰度电压ＭＯＳ晶体管组响应第二信号，将第一灰度电压和第二灰度电压之间的灰度电压分压为（Ｍ＋２）个相等部分，并且产生（Ｍ＋１）个半灰度电压。切换部分响应第二信号向显示部分选择并输出（Ｍ＋１）个半灰度电压之一。所述（Ｍ＋１）个半灰度电压由第一和第二灰度选择ＭＯＳ晶体管组和半灰度电压ＭＯＳ晶体管组的导通电阻来确定。
【技术实现步骤摘要】
本专利技术涉及一种灰度电压选择电路、驱动电路、液晶驱动电路和液晶显示设备。更具体地，本专利技术涉及一种灰度电压选择电路、驱动电路、液晶驱动电路和液晶显示设备，用于在液晶板中的例如电容性负载。
技术介绍
近年来，液晶显示设备已经用于例如便携式电话等移动电子设备。当将液晶显示设备用于该移动电子设备时，需要液晶显示设备具有较薄的结构和较低能量消耗的属性。另外，需要液晶显示设备具有较小的电路规模(芯片尺寸)。图1是示出了现有技术的液晶显示设备的配置的方框图。该液晶显示设备由设置在芯片上的液晶驱动电路、以及作为液晶面板的显示部分101构成。该液晶驱动电路由m个栅极驱动电路102-1到102-m(m是等于或大于2的整数)、n个源极驱动电路103-1到103-n(n是等于或大于2的整数)、以及电源电路104构成。该显示部分101包括(m×n)个像素110。(m×n)个像素110的每一个均包括像素电极111、与像素电极111相对的相对电极112、以及其漏极与像素电极111相连的薄膜晶体管(TFT)113。栅极驱动电路102-1到102-m分别通过栅极线105-1到105-m与显示部分101相连。栅极线105-i(i＝1、2、……、m)与属于m行中的第i行的n个像素110的薄膜晶体管113的栅极相连。将一个水平周期中的第一到第m栅极控制信号107分别依次从外部提供给栅极驱动电路102-1到102-m。栅极驱动电路102-i响应来自外部的栅极控制信号107，通过栅极线105-i将扫描电压输出到显示部分101。电源电路104包括多个串联在一起的电阻元件。电源电路104利用多个电阻元件对外部电压和地电压进行分压，并产生X个(例如X＝9)不同的参考电压。将X个参考电压提供给n个源极驱动电路103-1到103-n。源极驱动电路103-1到103-n通过信号线106-1到106-n分别与显示部分101相连。信号线106-j(j＝1、2、……、n)与属于n列中的第j列的m个像素110的薄膜晶体管113的源极相连。将X个参考电压分别从电源电路104提供给源极驱动电路103-1到103-n。将源极控制电压108和显示数据D1到Dn在一个水平周期中从外部分别提供给源极驱动电路103-1到103-n。显示数据D1到Dn是数字灰度数据。源极驱动电路103-j根据来自电源电路104的X个参考电压和来自外部的源极控制信号108，通过信号线106-j，响应到达显示部分101的显示数据Dj，输出灰度电压。当将扫描电压施加到栅极线105-i且将灰度电压施加到信号线106-j上时，第i行和第j列的像素110的薄膜晶体管113将该灰度电压施加在像素110的像素电极111和相对电极112之间。图2是示出了现有技术的液晶显示设备的源极驱动电路103-j的配置的方框图。该源极驱动电路103-j包括移位寄存器121、数据寄存器122、锁存电路123、电平转换器124、作为数字/模拟(D/A)转换器的灰度电压选择电路125、作为输出电路的缓冲放大器126、以及串联电阻分压电路127。这里，提供给源极驱动电路103-j的上述源极控制信号108包含移位脉冲128和转移时钟129。移位寄存器121对移位脉冲128进行移位，连续地使从外部提供的移位脉冲128与转移时钟129同步。数据寄存器122存储来自外部的显示数据Dj，并将显示数据Dj输出到锁存电路123，使显示数据Dj与从移位寄存器121输出的移位脉冲128同步。这里，源极驱动电路103-1到103-m的锁存电路123利用相同的定时来锁存源极驱动电路103-1到103-m的数据寄存器102的输出。电平转换器124对锁存电路123的输出电平进行转换。串联电阻分压电路127包括多个串联在一起的电阻元件。该串联电阻分压电路127利用所述多个电阻元件对来自电源电路104的X个参考电压进行分压，并产生Y个不同的灰度电压(Y＞X)。灰度电压选择电路125根据由串联电阻分压电路127所产生的Y个灰度电压、以及电平转换器124的输出(显示数据Dj)，产生Z个输出灰度电压(Z＞Y)。灰度电压选择电路125从Z个输出灰度电压中选择响应于显示数据Dj的输出灰度电压。缓冲放大器126将由灰度电压选择电路125所选的输出灰度电压输出到信号线106-j。图3是现有技术的液晶显示设备的源极驱动电路103-j的串联电阻分压电路127和灰度电压选择电路125的配置的方框图。通过简化在日本待审公开专利申请H09-198012A(1997)中所述的灰度电压选择电路来获得灰度电压选择电路125。首先将解释串联电阻分压电路127。这里，将以上X设置为9，并且X个参考电压表达为参考电压V0到V8。将串联电阻分压电路127的多个电阻元件表达为串联在一起的电阻元件R0到R15。节点T0到T15分别与电阻元件R0到R15的两端中的一端相连。节点T1到T16分别与电阻元件R0到R15的另一端相连。分别将参考电压V0到V8施加到节点T1到T16中偶数编号的节点T0、T2、T4、T6、T8、T10、T12、T14和T16上。接下来，将解释灰度电压选择电路125。灰度电压选择电路125包括灰度电压控制部分130、第一切换部分131、半灰度电压产生部分132和第二切换部分133。这里，上述Y表达为17。第一切换部分131包括Y个开关S00到S16，作为MOS晶体管。节点T0到T16分别与开关S00到S16的一端相连。节点Ta与开关S00、S02、S04、S06、S08、S10、S12、S14和S16的另一端相连。节点Te与开关S01、S03、S05、S07、S09、S11、S13和S15的另一端相连。半灰度电压产生部分132包含串联在一起的多个电阻元件Ra、Rb、Rc和Rd。节点Ta、Tb、Tc和Td分别与电阻元件Ra、Rb、Rc和Rd的两端中的一端相连。节点Tb、Tc、Td和Te分别与电阻元件Ra、Rb、Rc和Rd的另一端相连。第二切换部分133包含作为MOS晶体管的多个开关Sa、Sb、Sc、Sd和Se。节点Ta、Tb、Tc、Td和Te分别与开关Sa、Sb、Sc、Sd和Se的一端相连。缓冲放大器126通过节点Tout与多个开关Sa、Sb、Sc、Sd和Se的另一端相连。这里，上述Z被设置为64，并且将Z个输出灰度电压表达为输出灰度电压V00’到V63’。灰度电压控制部分130对第一切换部分131和第二切换部分133执行图4所示的控制，从而选择输出灰度电压V00’到V63’中响应于显示数据Dj的输出灰度电压。例如，当响应于显示数据Dj的输出灰度电压是V00’时，灰度电压控制部分130向开关S00、S01和Sa输出控制信号，如图4所示。此时，响应于控制信号使开关S00接通，并选择施加到节点T0上的灰度电压。将由开关S00所选的灰度电压施加到节点Ta上。响应于控制信号使开关S01接通并选择施加到节点T1上的灰度电压。将由开关S01所选的灰度电压施加到节点Te上。半灰度电压产生部分132将施加到节点Ta上的灰度电压和施加到节点Te上的灰度电压之间的灰度电压分压为四个相等的部分，并产生三个半灰度电压。将所述三个半灰度电压分别施加到节点Tb、Tc和Td上。响应于控制信号使开关本文档来自技高网...
【技术保护点】
一种灰度电压选择电路，其中包括：多个灰度选择ＭＯＳ晶体管组，每一组均对应于多个灰度电压之一；Ｍ个（Ｍ是正整数）半灰度电压产生ＭＯＳ晶体管组，彼此串联在一起；切换部分；以及控制部分，用于响应第一显示数据，提供第 一控制信号，而响应第二显示数据提供第二控制信号；其中作为所述多个灰度选择ＭＯＳ晶体管组之一的第一灰度选择ＭＯＳ晶体管组响应所述第一和第二控制信号之一，选择与所述第一灰度选择ＭＯＳ晶体管组相对应的第一灰度电压；作为所述多个灰度 选择ＭＯＳ晶体管组之一的第二灰度选择ＭＯＳ晶体管组响应所述第一和第二控制信号之一，选择与所述第二灰度选择ＭＯＳ晶体管组相对应的第二灰度电压；所述第一和第二灰度选择ＭＯＳ晶体管组和所述Ｍ个半灰度电压产生ＭＯＳ晶体管组响应所述第二控制信 号，将所述第一灰度电压和所述第二灰度电压之间的灰度电压分压为（Ｍ＋２）个相等部分，并产生（Ｍ＋１）个半灰度电压；所述切换部分响应所述第一控制信号，将由所述第一灰度选择ＭＯＳ晶体管组所选的所述第一灰度电压输出到显示部分中，且响应所述第 二控制信号，选择并输出所述（Ｍ＋１）个半灰度电压之一到显示部分；以及所述（Ｍ＋１）个半灰度电压由所述第一和第二灰度选择ＭＯＳ晶体管组和所述半灰度电压产生ＭＯＳ晶体管组的导通电阻来确定。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：村田俊一，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。